国际局已经把芯片送来了。
加载中
加载中
表情图片
评为精选
鼓励
加载中...
文件下载
加载中...
自从ADL5960问世，就有很多朋友怕我没看到，“惊喜的”加以推荐。坦率的讲，要是表局对业内动向如此后知后觉，就不要混了。不过好意心领了，希望大家继续推荐。
之所以没动，是因为5960的指标在但凡敢称为矢网的正经产品上，根本够不着门槛，各项指标与最低要求之间都隔着长征般的距离，用来做901是完全不行的。这还仅仅针对手持仪器的标准而言。因此，5960看起来适合各类定制实验设备。
最近ADL5961出来了，各方面都有提升，至少方向性够着了门槛，所以我们打算在一个产品中试一下。
不过目前从理论推测，性能是不够满意的，主要是看中它省体积的优势。
最大的命门在于，此处的不等臂惠斯登电桥用差分放大器（或混频器）替代巴伦，差分放大器的输入阻抗必须是恒定且巨大的，否则对桥的影响不可忽略。表局曾做过实验，随着不等臂的情况加深，性能会迅速恶化。
说的就是下面这两个放大器。
但在微波频段实际上是做不到的，如果有什么破天荒的发明，ADI不可能不说。于是，就需要改造电桥，引入更多电阻来降低其影响。
结果是什么呢？
结果就是噪声系数大得惊天地泣鬼神！
下图是ADL5961手册上给出的噪声系数图。注意看这张图，在最高增益附近，噪声还接近50dB，保持这一性能的最低增益是36dB。降低至30dB，噪声系数就超过50dB。
从矢网设计原理上讲，需要追求以最小的增益增长得到最大的降噪收益。从上图可见，18dB增益这一档能得到55dB左右（10GHz）的噪声，是边际收益最高的选择。若用36dB增益去追求最优噪声，则芯片极易过载，动态范围出现巨大损失。尽管可以切换增益以扩大可测范围，但切换会引入新的漂移特性，且不同增益段的衔接必有误差，也应尽量避免。
这里的增益18dB，是设定值，并不是芯片从RFin到IFout的增益。根据手册参数推测，输入输出增益在10GHz处预计要下修13dB，约为5dB。也不是说片内放大器只有18dB增益，考虑耦合度和损耗，射频和中频放大器总增益应当更高一些，可能在25~30dB之间。
就算增益为5dB吧，要想让该芯片以及后级不过载，驱动功率最大只能在5dBm左右。手册上给的1dB压缩点，是在设定值为0dB时测的，在设定值为18dB时，压缩点很可能只有10dBm。矢网可不能顶着1dB压缩点用，至少要回退6dB，因为即使0.1dB的压缩都不可接受。
而噪声高达55dB，意味着噪底在-90dBm@1kHzRBW水平。作为对比，KC901K妥协之后的设计指标都还有-110dBm。
那么理论动态范围最大就只有95dB@1kHzRBW，这基本上就是用这个芯片在固定增益下能做到的理论极限了。
这个指标倒是基本达到了早期矢网的水平，所以才说够着了做通用仪器产品的门槛。
还是胡总领衔硬件设计，设想是可以直接插到901的中频组件上，因此只用画射频板。由于这个芯片要SPI控制，需要修改FPGA的管脚和程序，还需要一些时间。等这些工作确认好了，就发出去打样，我倒要看看有多神奇。
[修改于 1个月2天前 - 2025/03/20 02:54:06]
矢网的定向器件（电桥、耦合器）只要有一点点方向性，就可以通过校准算法找出更多的方向性，这是因为矢网接收机得到的是矢量数据，代表了信号的全部特征，故可以直接做减法，把因为方向性不足而从正向泄漏到反向的信号在软件中减去，于是方向性就“凭空产生”了。
那么，是不是随便用点什么定向器件就行呢？其实也不行的。
定向器件（电桥、耦合器）的端口通常并不是直接接被测器件，而是要通过一截电缆来连接。
为了测量相位，必须在电缆末端校准。
而电缆是有损耗的。
假设定向器件的方向性是3dB，而电缆损耗是2dB，信号在电缆上来回一次，就损耗了4dB，比定向器件的方向性还大。
那么，定向器件的耦合端发生的变化，与测量端口的真实反射之间，关系就变得非常微弱。
虽然理想情况下仍然可以通过校准找补回来，但由于真实反射所占比例太小，许多原本占比很小的误差或随机现象就会被剧烈放大。
软件处理就变得很不可靠了。
因此，要求定向器件必须有足够的方向性，至少要比常用外部连接线的损耗还大6dB。
在KC901的指标中，用“绝对定向性”来表示方向性器件原始的、未经校准的方向性。
对于较低频率，由于容易实现，这一指标是20dB。对于较高频率，由于实现起来比较困难，通常放宽到18dB。
从手册上看，ADL5961在17G以下够着了18dB，在更高频段好歹还剩10dB，因此有了在网分中应用的前景。
胡总把板子画完了，为了兼容现有KC901x的中频处理器，将中频转为单端。因为该美国芯片是关键物料且在可以预见的未来没有可替代的选型，整板采用逆国产化设计。
每张板子两个5961，暂时信一下他的本振隔离度指标，如果翻车再说。设计方面均按可以足指标工作到26.5G考虑，因此这张板子小量采购的BOM成本大概要1.5万元。
大概一个月以后就能见到实物了。。。
自己试验成本这么大，不先买一张官方评估板吗？
已经请会员评估过了，猴子还评估了官方出那个直接用DAC当源的机器（一言难尽）。
芯片只是性能的天花板，具体表现基本取决于其它部分的设计水平，需要按最终形态做才能有结论。
引用1176764177发表于7楼的内容hhh表局这是拥抱cadence了，这5961看手册好像最大IP1是29dBm吧。 回退一些激励功率
用独立电桥或者定向耦合器，肯定会好得多得多，首先就是它可以用高电平驱动的无源混频器，不会出现高增益同时还高噪音的情况。要么加预放，高增益但超低噪音，要么不加预放，噪音高但低增益，都能为保持动态范围创造条件。不过，DC连续到几十G的混频器没有货架产品，于是就要分段，电路会复杂很多。901Q，KC908B，都做了麻烦的分段。大佬啥时候推出超宽带混频器。。。
不论电桥还是定耦，到了后面都是拼工艺，目前能找到的供应商，做个薄膜电阻网络，误差得有5%，根本没法搞。
引用1176764177发表于9楼的内容赶脚从测试端口到PCB再到器件介质3个阻抗不连续点叠加 S11要做到-20多还是很困难的。不知道成品
一般的做法是电桥和耦合器串联，耦合器始终在线，高频时用电子开关旁路电桥。
不过现在不等惠斯登电桥都可以做到几十G了，多数高频应用就一个电桥解决。
薄膜电阻实际做的结果就是误差很大（2~5%），一个片子上的产品还不一致。世界上当然有人能做准，只是他们接不接单的问题。
引用1176764177发表于11楼的内容5%出来S11也是-30多了，目测那高频电桥花似乎在巴仑边上的吸波材料上。高频可能被吸波材料吃掉了很
吸波材料可以减少空间耦合，调试要靠在桥附近粘介质来调场分布，看起来还是比较麻烦的。
果然，最后会变成探讨电桥
由于板子改动太大，这芯片还要SPI控制，FPGA的管脚分布变了，看来FPGA固件没法跟低频的901通用了。
专家 进士 学者 机友 笔友
200字以内，仅用于支线交流，主线讨论请采用回复功能。