在如此巨大的共模信号下提取出1/10量级的差模，还拓展到10GHz的微波段，估计没有哪个微波差分放大器能做出合适的CMRR出来 对它的指标应该不能报什么高的期望。

国际局已经把芯片送来了。

矢网的定向器件（电桥、耦合器）只要有一点点方向性，就可以通过校准算法找出更多的方向性，这是因为矢网接收机得到的是矢量数据，代表了信号的全部特征，故可以直接做减法，把因为方向性不足而从正向泄漏到反向的信号在软件中减去，于是方向性就“凭空产生”了。

那么，是不是随便用点什么定向器件就行呢？其实也不行的。

定向器件（电桥、耦合器）的端口通常并不是直接接被测器件，而是要通过一截电缆来连接。

为了测量相位，必须在电缆末端校准。

而电缆是有损耗的。

假设定向器件的方向性是3dB，而电缆损耗是2dB，信号在电缆上来回一次，就损耗了4dB，比定向器件的方向性还大。

那么，定向器件的耦合端发生的变化，与测量端口的真实反射之间，关系就变得非常微弱。

虽然理想情况下仍然可以通过校准找补回来，但由于真实反射所占比例太小，许多原本占比很小的误差或随机现象就会被剧烈放大。

软件处理就变得很不可靠了。

因此，要求定向器件必须有足够的方向性，至少要比常用外部连接线的损耗还大6dB。

在KC901的指标中，用“绝对定向性”来表示方向性器件原始的、未经校准的方向性。

对于较低频率，由于容易实现，这一指标是20dB。对于较高频率，由于实现起来比较困难，通常放宽到18dB。

从手册上看，ADL5961在17G以下够着了18dB，在更高频段好歹还剩10dB，因此有了在网分中应用的前景。

胡总把板子画完了，为了兼容现有KC901x的中频处理器，将中频转为单端。因为该美国芯片是关键物料且在可以预见的未来没有可替代的选型，整板采用逆国产化设计。

每张板子两个5961，暂时信一下他的本振隔离度指标，如果翻车再说。设计方面均按可以足指标工作到26.5G考虑，因此这张板子小量采购的BOM成本大概要1.5万元。

大概一个月以后就能见到实物了。。。

自己试验成本这么大，不先买一张官方评估板吗？

已经请会员评估过了，猴子还评估了官方出那个直接用DAC当源的机器（一言难尽）。

芯片只是性能的天花板，具体表现基本取决于其它部分的设计水平，需要按最终形态做才能有结论。

hhh表局这是拥抱cadence了，这5961看手册好像最大IP1是29dBm吧。

回退一些激励功率出到+10dBm+应该还是ok的吧

看decap里面没啥新鲜东西，看起来是电桥电阻配置是注重低直通损耗和定向性的设计，不过这个NF还是惊天地泣鬼神了hhh。

这么小一个玩意估计温漂拆开做的要好控制，可能做些低端小手持还凑合吧 大台式哪怕塞41所的电桥也比这个强。

用独立电桥或者定向耦合器，肯定会好得多得多，首先就是它可以用高电平驱动的无源混频器，不会出现高增益同时还高噪音的情况。要么加预放，高增益但超低噪音，要么不加预放，噪音高但低增益，都能为保持动态范围创造条件。不过，DC连续到几十G的混频器没有货架产品，于是就要分段，电路会复杂很多。901Q，KC908B，都做了麻烦的分段。大佬啥时候推出超宽带混频器。。。

不论电桥还是定耦，到了后面都是拼工艺，目前能找到的供应商，做个薄膜电阻网络，误差得有5%，根本没法搞。

赶脚从测试端口到PCB再到器件介质3个阻抗不连续点叠加 S11要做到-20多还是很困难的。

不知道成品那种拼接方案是不是电桥S11做到300k-几十G都很好然后直接级联。

我这边一台铜山的VNA外置电桥模式1G以下就完全没有信号，并且rawdata明显看到1G有跳变，怀疑是直接电桥级联耦合器直接做4个接收机搞得。

至于那种薄膜电阻，以我做MMIC的经验他们fab都会给出一个非常离谱的误差，比如我的TFR电阻标称是+-10%精度，epi电阻标称+-23%

实际上量产出来好得很。

实际上陶瓷片上做GSG的SOLT TRL校准件已经是成熟工艺了，我曾经用IPD做过一套GSG校准件 load S11测出来优于-30db。

所以电阻精度不一定是问题。

一般的做法是电桥和耦合器串联，耦合器始终在线，高频时用电子开关旁路电桥。

不过现在不等惠斯登电桥都可以做到几十G了，多数高频应用就一个电桥解决。

薄膜电阻实际做的结果就是误差很大（2~5%），一个片子上的产品还不一致。世界上当然有人能做准，只是他们接不接单的问题。

5%出来S11也是-30多了，目测那高频电桥花似乎在巴仑边上的吸波材料上。高频可能被吸波材料吃掉了很多所以带宽能拉爆。

如果是沉积的电阻靠近一些一致性应该会好很多。

不知道在IPD上用TFR做电桥再画一个高频1：1外面再级联一个钢线1：1能不能把带宽拉上去。

不过这种奇怪的结构没见过有谁做的。

吸波材料可以减少空间耦合，调试要靠在桥附近粘介质来调场分布，看起来还是比较麻烦的。

果然，最后会变成探讨电桥

由于板子改动太大，这芯片还要SPI控制，FPGA的管脚分布变了，看来FPGA固件没法跟低频的901通用了。

这颗芯片好像是21年发布的吧，印象中是，当时还是预发布状态就一直想买几个回来研究，也一直在申请官方的评估板。一直没结果，最后此项计划石沉大海。

项目中需要30KHz～26.5GHz的双端口模块化矢网。这个啥时候能出来，联系一下？

板子做好了，为了便于布线，控制线路基本全部打乱了，FPGA还没改好。

主要翻车可能，是两个ADL5961之间隔离度不够。因为它们的本振是连接在同一个PLL上的（LMX2594），虽然各接了一个差分端口，但LMX2594的端口间隔离度在部分频段其实只有20dB水平，这就非常考验ADL5961的R-L隔离度、L-R隔离度、I-L/L-I隔离度，以及不能用上述隔离度表征的内部变频产物了，许多如此设计所关心的数据手册上并未提供。次要翻车可能是中频用变压器转了单端，而这部分手册不能提供任何支持。

至于其它部分，例如9k~30GHz的倍频信号源等，在901Q的成熟电路上改改就行了，除非粗心大意，翻车的可能性不大。

这是ADL5961手册中给出的典型方向性。

今天FPGA基本上改好了，能够驱动起来，不过目前只能驱动到15GHz，让我们看一下实际的绝对方向性（无任何校准）：

可见趋势和手册接近，高频与手册相差不大。但低频显著劣于手册。

低频劣于手册的原因尚不清楚，因为低频几乎不存在布线等因素引起的劣化，它就应该完全表示芯片本身的特性。

这个定向性虽然达不到我们对901低频（7GHz以下）产品的最低要求，但在行业中还算是上游水准，甚至高于许多经济型台式仪器，应该有希望形成产品。

下一个不确定因素是端口间隔离度，这也是最担心的问题。这需要等屏蔽之类的东西做好才能测，可能要很长时间。

ADL5961的前面，放大器的后面，不加衰减器进行匹配的话，输出端口的PORT1和PORT2的原始源匹配应该很差吧。

PORT1和PORT2测量S11/S22时，测试口接开路件和短路件的差值应该有很大的纹波，虽然通过单端口校准可以解决这个问题。

您觉得SMT的衰减器在高频能做到多好吗，常用的也就是-15dB左右。

而ADL5961与此在同一水平。

放大器也不差，与此在同一水平。

大家都彼此彼此，加衰减损失输出功率，不会有明显获益。

测了一下端口回损，说起来不算太好（比较懒，未校准，实际高频还会差一点）。15G以上还得优化。

过去多次遇到有人拿论坛发出来交流的研发中图片，质问正式产品。为了减少麻烦，中间测试细节会少发布一些。