73610
%7B%22isLastPage%22%3Atrue%2C%22notes%22%3A%5B%5D%2C%22pid%22%3A%22t73610%22%2C%22tid%22%3A%2273610%22%2C%22mainForumsId%22%3A%5B%2237%22%5D%2C%22categoriesId%22%3A%5B%220%22%5D%2C%22tcId%22%3A%5B%5D%7D
%7B%22isEditMode%22%3Afalse%7D
如何在FPGA中使用标准的74逻辑符号
Altera提供了54xx/74xx逻辑符号，可以在FPGA里面放置74逻辑。Xilinx没有内置这些模型，并且X家的FAE认为用户应该直接用HDL设计逻辑，不要再用74。
其实我也是这么想的，verilog/VHDL显然更容易写，直接写真值表或者状态转移逻辑，可以省去人脑设计优化的时间。
但是，古人说要有74，我找了一会就发现了下面这个网站
Free Model Foundry 提供大量VHDL库文件
![fmf1.png]()
XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX/fmf_VHDL_XXXXXXXXXp
STND Library
The STND Library contains models of 74XX/54XX parts available from a wide selection of vendors.
这里的库文件含有VHDL源码，并且SDF文件的延迟参数是来自74xx的手册，可以准确模拟实际芯片的时序。
file is here
其实我也是这么想的，verilog/VHDL显然更容易写，直接写真值表或者状态转移逻辑，可以省去人脑设计优化的时间。
但是，古人说要有74，我找了一会就发现了下面这个网站
Free Model Foundry 提供大量VHDL库文件
XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX/fmf_VHDL_XXXXXXXXXp
STND Library
The STND Library contains models of 74XX/54XX parts available from a wide selection of vendors.
这里的库文件含有VHDL源码，并且SDF文件的延迟参数是来自74xx的手册，可以准确模拟实际芯片的时序。
file is here
