引用 radio:
用74门搭个状态机把可变频率的振荡器产生的信号6分频成3路，每路相隔两个时钟。
要是频率比较高的话就用FPGA。

对占空比没有要求的话就搭个3分频器。

引用 迪纳米斯:
FPGA没学过语言，我目前只是数电刚接触，勉强弄懂RS触发器和D触发器，估计FPGA暂时玩不动，FPGA最大的能达到多高的频率？

引用 虎哥:
楼主提供的基础信息太少。频率低的话好办得很，单片机三路PWM出来都行。频率高的话用DDS，很多DDS都能多片同步操作。一些多路时钟发生器也可以精确的控制相位差。如果频率继续变高到几百兆以上，需要采用混频法，在中频上做好相位差，然后搬移到高频...

引用 ba3ce:
你要简单应用，可以用FPGA/CPLD直接画电路。

引用 迪纳米斯:
虎哥你好，我这是知识提前储备，所以没有具体参数，只知道大概的性能要求，宽频带，频率连续可调，频率上限2M赫兹，电路结构简单可靠，成本低廉。
数电刚开始学不久，很多不明白的地方，还得慢慢摸索。
@radio 和@ba3ce 和虎哥都提到分...

引用 ehco:
到了射频 果断上DDS吧AD9954之类 用逻辑门够呛 而且你确定要射频的方波？

引用 ehco:
到了射频 果断上DDS吧AD9954之类 用逻辑门够呛 而且你确定要射频的方波？

引用 ehco:
把频率范围具体说清楚哟

引用 迪纳米斯:
300K-2.4M吧

厉害