FPGA+DDS+运放
73012
%7B%22isLastPage%22%3Atrue%2C%22notes%22%3A%5B%5D%2C%22pid%22%3A%22t73012%22%2C%22tid%22%3A%2273012%22%2C%22mainForumsId%22%3A%5B%22175%22%5D%2C%22categoriesId%22%3A%5B%220%22%5D%2C%22tcId%22%3A%5B%5D%7D
%7B%22isEditMode%22%3Afalse%7D
引用 虎哥:感谢兄弟回答，这个大家都清楚，不知兄弟可否做出？
FPGA+DDS+运放
引用
加载评论中，请稍候...
200字以内，仅用于支线交流，主线讨论请采用回复功能。
摆幅也很大，正负15V，难度很大
楼主你想干啥···········
楼主你想干啥···········
引用
加载评论中，请稍候...
200字以内，仅用于支线交流，主线讨论请采用回复功能。
50MHz的方波真的比较难，如果要求较好的压摆率，需要很好的运放，或者直接用高速比较器来做，为了不出现各种信号瑕疵，设计难度不小。脉冲波的难度取决于脉冲宽度要求。
楼主提出的要求显然是万元级产品的要求，建议以不少于10万元开发费招标[s::lol]
楼主提出的要求显然是万元级产品的要求，建议以不少于10万元开发费招标[s::lol]
引用
加载评论中，请稍候...
200字以内，仅用于支线交流，主线讨论请采用回复功能。
引用 LED:是呀。要求比较高，如果能做得出来，费用都可谈。
50MHz的方波真的比较难，如果要求较好的压摆率，需要很好的运放，或者直接用高速比较器来做，为了不出现各种信号瑕疵，设计难度不小。脉冲波的难度取决于脉冲宽度要求。
楼主提出的要求显然是万元级产品的要求，建议以不少于10万元开发费招标
引用
加载评论中，请稍候...
200字以内，仅用于支线交流，主线讨论请采用回复功能。
50M 的任意波形才是大麻烦，就算只出正弦波也要最少100M的DAC，实际上要保证完整的输出编辑的那些奇奇怪怪的波形，500M都不一定够。
如果只是要求方波和正弦波还容易点，照着AD9830的DEMO做就成。
如果只是要求方波和正弦波还容易点，照着AD9830的DEMO做就成。
引用
加载评论中，请稍候...
200字以内，仅用于支线交流，主线讨论请采用回复功能。