补充：我用的是STM32F0系列，附Reference Manual PDF。


stm32f030 ref man.pdf 13.48MB PDF 294次下载 预览

让我们进一步分析电流波形的采样。



当电流原始波形不是对称三角波（即占空比不为0.5）的时候，经过运放放大的波形也不是对称的。这样即便每个周期等间隔采样两次，获得的平均电流仍然与实际值有误差。





从信号频谱和采样理论的角度来分析：
经过运放放大的电流波形，是原来电流波形经过一阶低通滤波器之后的样子（运放GBP=1MHz）。原波形为接近锯齿波的三角波，包含直流偏置、基频（50k）二倍频（100k）以及三倍频（150k）等整数倍频分量。
通过运放后，直流偏置不变。
基频50k虽然有一点点相移，但是由于我们用100k频率等间隔采样，因此对50k基频采样结果的平均值将保持为0（不管相移有多少）。也就是我们消除了50k基频分量，消除了50k纹波对平均电流采样的影响。


但是对整数倍频来说，事情就没那么简单了。
先看奇数倍频，用100k采样率对三倍频和五倍频（150k、250k）频率的信号进行采样，得到的平均结果仍然为0：


图中绿色线为三倍频（150k）信号，灰色线表示相位为0度时的两个采样点，橙色线表示相位为90度时的两个采样点，显然这两组采样的平均值总是为0，与相位无关。
这就是为什么占空比接近0.5时的对称三角波可以使用两次采样平均的方法消除纹波误差：因为对称三角波只有奇数次倍频分量。


再看偶数倍频，以100k为例：


显然，两次电流采样的平均值与相位相关，只有在相移为0的时候，平均值才是0，当相移为90度的时候，平均值为正。因为例子中使用了低速运放，从信号的产生到采集相移较大，导致这个误差很难消除。


因此可以得到结论：如果要消除偶次谐波对平均电流采样精度的影响，有两个办法，一个是将偶次谐波的相移减小到接近0，也就是使用高速的运放：






缺点也是明显的，TL072（或者NE5532）需要一个负的电源以产生接近地的输出（以利用ADC全部精度），而能够实现轨到轨输出的高速运放通常较贵；从图上来看，对于比较低的占空比（接近锯齿波的电流波形），只有在较平缓的一侧采样才能降低误差的，在较陡峭的一侧采样会产生较大误差（因为再快的运放，也无法把延迟降到0，而陡峭侧的上升时间非常短，很难准确采集到中点）。通过设计程序，实现在较平缓一侧采样的数字电源设计方面的论文有很多。


第二个办法是，利用滤波电路滤除偶次谐波。最简单的方法是用低通滤波器滤除高于50k的所有频率分量。
于是我设计了一个三阶低通：




从bode图上来看，我在100kHz附近实现了-21dB的衰减（直流信号是26dB放大）。换言之，设纹波形状接近锯齿波，电流峰峰值为1安，对检测到的平均电流的影响大概为1/pi*0.5*(-47dB)安左右。总之这是一个非常小的数值，懒得算，1毫安左右吧。
计算公式可以参考XXXXXXXXXXXXXXXXXXXXXXX/dlll/Dianlu/ZhangJieXueXi/xxnr/XXXXXm




下图显示，这个滤波器将会使得电流信号滞后大约1.2个周期，也就是在电流反馈环稳定后，增益为0（相位为180度）的频率大概在10k（4.8周期）附近。






因此，如果需要较快的电流环响应，可以将滤波器的截止频率设高一些，代价是采集到的电流值受纹波干扰较大，也就是电流精度不高。当然对于开关电源来说，这是可以接受的，取决于用户的需求。面对较低的电流环响应速度，可以通过增加输出电容的容量实现更好的电压瞬态响应，或者增加电感的感量实现更好的电流瞬态响应。


当然聪明的人已经想到了第三个办法：把采样率提高到200k，每4次采样求平均，不就可以滤除100k干扰了？而且这样环路带宽也可以增加很多。主要的困难是实现上的问题，等待4次采样到来之后只剩下5us时间计算反馈环路（64M主频下大概300指令周期），除非用DMA托管采集工作，而这又需要操作DMA，增加了代码的复杂度。

另外其实还有第四个办法：将电流信号的两个版本，未经过滤波直接放大的低延迟/大误差版本和经过滤波再放大的高延迟/小误差版本，分别接到单片机的两个AD端口，以100kHz频率采样（每次连续采集两个通道）。PID反馈环路中，低延迟版本负责控制P，低误差版本负责控制I，这样既兼顾了瞬态响应，又解决了稳态误差问题。

现在已经实现了利用定时器UPDATE信号触发ADC连续采样3个通道，并通过轮询依次读出。








经过了解，F0系列使用M0内核，比M3内核（STM32F1系列）同频率慢40%，除了32x32乘法以外，性能与八位机无异。。。
所谓一个除法难倒英雄汉。
而且，F030芯片不支持很多高端大气上档次的调试技术，例如没有SWO，导致在IAR里面连变量曲线图都画不出来（当然我认为这是IAR的锅，既然能Live Watch，凭什么不能绘图）。。。
当然，性能的事情，最终都可以解决的，无非就是加几十块钱变M4内核的事情。


倒是最困难的问题没有解决。
板子不是我LAYOUT的，是同学做的，兼有电源线太细、退耦电容太远等若干问题。



总之AD采样一直抖，达不到12bit精度要求，只有9-10bit。这样水平的设计，是做不了电源的。
原因除了上述，还可能是稳压器负载调节率太高。需要更多的实验。

我觉得可以设计成这样，比如恒流设定1A，电流采样到超过1.01A的时候开关管截止，降到0.99A的时候开关管再次开启，这样就省去平均计算的麻烦了。。。

st的adc用VCC作参考，不抖才怪，一般也就10bit可用，要不抖，你得带vref的用外置基准。说到底还是用STM32F3XX算了，贵不了多少的

引用 灬小猫:
我觉得可以设计成这样，比如恒流设定1A，电流采样到超过1.01A的时候开关管截止，降到0.99A的时候开关管再次开启，这样就省去平均计算的麻烦了。。。

那种属于滞环控制。它有几个优点，比如电流响应快。甚至不需要用ADC采样电流，用DAC输出电流信号然后用比较器产生波形就ok了。特别是有些型号的MCU自带运放和比较器的，更是如此。随后会分析这种工作方式的可行性。

引用 Earthman:
st的adc用VCC作参考，不抖才怪，一般也就10bit可用，要不抖，你得带vref的用外置基准。说到底还是用STM32F3XX算了，贵不了多少的

f334系列有高分辨率定时器，12bit DAC，和高速比较器，如果用于滞环控制是很好的。但是考虑到其AD只有12bit，应用高分辨率PWM的意义不大。由于我这次环路设计是基于PWM的，所以用F0 F3差别不大。F3 的好处是计算速度快很多，可以跟上比较高速的环路。


stm32的ADC是8pF输入电容采样保持，理论上AVDD（内部连接VREF）做好退耦（做得跟独立VREF电源一样好）也是可以的，这次这个板子设计不行，下次我会再测试，看看是不是不用独立VREF数字就一定跳。

引用 灬小猫:
我觉得可以设计成这样，比如恒流设定1A，电流采样到超过1.01A的时候开关管截止，降到0.99A的时候开关管再次开启，这样就省去平均计算的麻烦了。。。

这个是逐周比较  F0有这个功能   比较输出直接禁止PWM输出 硬件级别的

引用 huangqi412:
这个是逐周比较  F0有这个功能   比较输出直接禁止PWM输出 硬件级别的

是的，可以作为安全限流，但不便用于控制环，除非做的就是恒流源。

引用 novakon:
是的，可以作为安全限流，但不便用于控制环，除非做的就是恒流源。

是的，这个是限流保护，但是不是控制闭环。

导致在IAR里面连变量曲线图都画不出来（当然我认为这是IAR的锅，既然能Live Watch，凭什么不能绘图）。。。

串口曲线总没问题吧，USB转串口，波特率上M。定时器刷基本不占用CPU.

引用 huangqi412:
导致在IAR里面连变量曲线图都画不出来（当然我认为这是IAR的锅，既然能Live Watch，凭什么不能绘图）。。。

串口曲线总没问题吧，USB转串口，波特率上M。定时器刷基本不占用CPU.

没问题，就是要另开窗，而且对执行有影响，说不占用至少也要一两微秒。

哈哈，楼主的想法和我异曲同工。我今年电子设计国赛作品就是用STM32F334做的数控电源。侥幸得了电源题的全国第一。[s::lol]

引用 whzing:
哈哈，楼主的想法和我异曲同工。我今年电子设计国赛作品就是用STM32F334做的数控电源。侥幸得了电源题的全国第一。

居然专门为了回帖注册，我已经被感动了。
还不赶快把作品贴上来。

这个很好玩，不错

数字电源设计，跟随高手
mark

怎么不更了呢

很好的帖子，可惜没看到最终效果