引用 kknd:....希望不出错误 还剩几片先 画完花1天时间检查. 套件测试好了我再开淘宝链接[s::lol][s::handshake]
期待!第一时间预订一套,请给价格和付款方式。楼下保持队形
[修改于 10年2个月前 - 2014/11/12 06:22:16]
引用 kknd:....希望不出错误 还剩几片先 画完花1天时间检查. 套件测试好了我再开淘宝链接[s::lol][s::handshake]
期待!第一时间预订一套,请给价格和付款方式。楼下保持队形
引用 kknd:OK~~~感谢这么大力的支持[s::kiss:]
我没办法经常关注这里,请一定帮忙留下一套,不要卖光。我一定要
引用 rpg-7:没错..中断一个是为了快速响应外部设备然后传数据,另一个是实现一个CPU运行多个任务... 自从YY出新结构,CPU硬件电路已经不再复杂, 打算堆一大驼CPU上去, 没用到的核心就关闭电源, 这样搞又简单又好玩~
呃。就我使用单片机的经验来看,用中断是节约时间的,定时器至少比靠浪费机器周期,+1的延时函数好的多。而且貌似操作系统的进程切换机制靠的就是中断,给程序分配时间片,然后到时间切换回来,再进行判断,给其他程序分配时间,至少貌似多进程操作系统貌似...
引用 rpg-7:[s:;P]已经比较有把握搞出一套刁炸天的系统撩[s::lol] 酝酿中
呃。就我使用单片机的经验来看,用中断是节约时间的,定时器至少比靠浪费机器周期,+1的延时函数好的多。而且貌似操作系统的进程切换机制靠的就是中断,给程序分配时间片,然后到时间切换回来,再进行判断,给其他程序分配时间,至少貌似多进程操作系统貌似...
引用 rpg-7:其实也不排除CPU0使用中断,这个精简CPU可以弄成中断堆栈版, 增加延迟和硬件开销, 这个东西两面性,
我倒是想,加入中断机制后,是否可以利用中断来实现公用RAM的数据定向传送?我YY大致是:除非下位机被中断,否则一切情况下不允许读写公用RAM,上位机写数据,向特定CPU发送中断信号,通知它读取数据,当任意下位机完成计算后,只有中断主机,然后...
引用 kknd:进度正在推进中[s::victory:] 最后2.5片 准备封顶[s::$]
坐等套件
引用 rpg-7:!~ 得研究看看
突然灵感咋现!楼主知道VMP壳吗?就是把win32程序转换成一个虚拟的很简单的CPU里跑的程序,来增大代码量,我在想如果把vmp的机器码换成你小UU的指令,把小UU弄成32位的。。。啧啧啧。。。。
引用 小八一3:打板打板~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~
我天天来看大神的进展
引用 rpg-7:什么段寄存器堆栈寄存器...EAX EBX... 可以把内存单元定义为那些寄存器 然后用本CPU的指令组合..实现大部分~X86指令功能~~ 这样一看 怎么感觉X86倒像高级语言了+ + 说实在的用指令模拟X86实现X86指令功能 可能比C语言生成的代码还麻烦, X86指令集相当于高级语言了。。。里面的变址寻址相当于C语言的数组操作。。。还有CALL。。IO操作也有专门的指令 全部硬件实现[s:;P] 攻城量庞大。 堆硬件堆得够猛。 估计设计X86的攻城师刚饮左两杯二锅头 才有这个劲
哈哈。。。不过这个其实有难度,毕竟是win32下的,还是要调用api的。。。。不过也许可以直接转换机器码。。。那就爽了
引用 rpg-7:现在想想 觉得这样搞复杂指令, 增加一个核心, 就相当于增加一个很臃肿的硬件, 功耗也大...可能内核不是功耗大的原因,, 也许是缓存? 缓存占晶体管数量也比较可观, 现在我这样搞可能没有频率优势.. 但是可以有办法增加处理单元并行处理一个任务, 比如解码播放视频, 一个CPU解,解好的二进制数据放内存或硬盘, 然后另个CPU再把解好的二进制数据读出来刷屏, 一个CPU解速度不够可以2个CPU 2个CPU不够可以3个CPU.......[s:;P] 我这个CPU现在用74搭, 目前内存还不是瓶颈, 要是内核速度比内存快就要上缓存了噢.. 不担心速度, 对影响速度的应该~运算器.
哈哈。。。不过这个其实有难度,毕竟是win32下的,还是要调用api的。。。。不过也许可以直接转换机器码。。。那就爽了
引用 rpg-7:算了一下缓存占多少晶体管, 假设一位6个, 8位48个, 1KB 49152个, 1MB 5千万个[s::funk:] 还有地址译码逻辑??&&&&(?...
哈哈。。。不过这个其实有难度,毕竟是win32下的,还是要调用api的。。。。不过也许可以直接转换机器码。。。那就爽了
引用 分立元件:那我解释一下本贴CPU执行指令的本质原理.
被大神吸引过来论坛,能讲解一下控制器原理吗?我看了“编码的奥秘”和“穿越计算机的迷雾”两本书,其它的都明白了,就是对控制器内部实现的原理不是很明白!
引用 nqmtlove:多谢关注... 整机电路板文件已经丢到工厂里面了 估计过几天到手.........
关注好久!快出套件!!!
引用 rpg-7:差不多 真的很简单...
变址寻址?是间接寻址的一种吗?我这东西是不是和跳转类似?CPU结构这块我没学过。。。不过 。。貌似这玩意您给搞得巨简单。。。极端简单指令集?
引用 小八一3:...测试OK先[s::victory:]
终于大板了要一套
引用 rpg-7:好主意...
对了,要不这机子试试用铁电存储器吧!ROM/RAM合一如何?还有,其实我认为16位的也值得一搞,不过最好用贴片元件。。。
引用 rpg-7:用FPGA速度吊.. 搞大机方便... 不过现在简单的电路就不麻烦FPGA了, 这样运行起来比较有"松香味"[s:;P]
还有,我个人真心建议楼主可以上FPGA了。。。。想要啥直接用语言描述仿真,方便的多。。。而且还有实用化的希望。。。
引用 rpg-7:有这个意思~~![s::funk:][s::$][s::lol] 后面四个字不敢保证[s::shutup:]
不过,我在想,弄片FPGA,在上面堆个十几片32位的。。。中间弄一缓存。。。直接实用化,赶英超美
引用 rpg-7:多个运算器寄存器^%^*&^控制,指令位宽可能几十上百几百位, 这回好玩. 不能搞太猛 要低调[s::lol][s::L]
不过,我在想,弄片FPGA,在上面堆个十几片32位的。。。中间弄一缓存。。。直接实用化,赶英超美
引用 rpg-7:
不过,我在想,弄片FPGA,在上面堆个十几片32位的。。。中间弄一缓存。。。直接实用化,赶英超美
引用 小龙:估计长到月球去了[s:;P] YY一下
要是这样的话那指令要有多长啊~
引用 rpg-7:
作为梦想未尝不可,最终和parallax公司齐头并进如何?不过,缓存分组如何?主CPU允许读写全部,但是从CPU只允许读写自己的640kb?
引用 rpg-7:YES!!! 差不多是这个意思, 输入时钟极限周期和这些器件延迟总和有关(累加器延迟+加法器延迟+比较器延迟+两个门的延迟).
俺的想法是这样的哈,一个时钟过三态门,累加器+1,累加器数据和锁存的地址数据相加,累加器的地址就送给缓存的地址线,缓存的数据线通过三态门和内存数据线相连,缓存的读写使能线拉高,写,内存的拉低,读。加法器送出来的地址一边进内存,一边进同或门,...
引用 大胆哥:马上又要吹个牛逼 。。
又上来看楼主吹牛逼了
引用 rpg-7:。。。话说。。似乎又想到有个新结构可以让CPU大部分时间全频工作不受内存延迟影响,不使用缓存,如果搞成功的话。。 该不该公开。。。@大胆哥
俺的想法是这样的哈,一个时钟过三态门,累加器+1,累加器数据和锁存的地址数据相加,累加器的地址就送给缓存的地址线,缓存的数据线通过三态门和内存数据线相连,缓存的读写使能线拉高,写,内存的拉低,读。加法器送出来的地址一边进内存,一边进同或门,...
引用 虎哥:老虎建议很不错~~~!。要是搞出来 这个新结构名称可能是《KC-LS分散内存阵列变频执行结构》 名称很N的样子 看名称应该就知道大概。[s::lol] 这个结构即使使用100ns(10MHZ)的指令存储器,CPU的速度也不会受制于存储器,用高速门电路搭跑上百M~~~[s::lol]
应该早公开,但有公开的技巧。
1、要清楚新结构在业内的水平,看看前人有没有做过类似的或相同的。
2、要给新结构取个容易记住的名字,比如龙少结构。
3、公布以后要加以宣传,最好是平面媒体。每次楼主发的结构,KC都用微博等渠道推过。但是如...
引用 rpg-7:[s::lol] 理论阶段~ 硬件延迟高的指令低频 ,硬件延迟低的指令高频, ~ 内存分散成多组, 不连续对同一组操作就可以提高速度... N通道. 要是连续对同一组操作就降频.. 好像这样搞又很麻烦
我猜猜。。。变频执行靠除法器实现?给不同的设备不同的时钟,但是同步怎么办?
引用 表慌张:不算先进~ 玩具水平, 多任务需要中断的系统可能上不了 [s::lol] DOS差不多的就可以上
先进,,,不明觉厉 国产有个打酱油操作系统 移植过来呗。
引用 rpg-7:应该不用这么复杂...CPU的话..存取数这个地方设计得高速一点也容易, 整浮四则运算器也容易搞, 觉得主要是要研究出个高效的存储器结构.
顺便@虎哥,我个人认为可以搞个KC软核的项目页面了。。。。大家把资料放上去,集思广益 。。。
引用 csaaa:如果一定要中断马上执行紧急程序那就安排其中一个CPU专门监听中断信号.. 中断信号一到可以在ns/ps级别的时间内启动中断处理CPU执行中断程序, 定时器/计数器属于外设, 可以放在IO上面, 本贴的套件机有一个指令/脉冲计数器, 可以当作定时器来用, 也可以用来计算程序的CPU占用率...
楼主把中断和定时器也做进去,下一步把多CPU的协调工作也做进去,再下一步把内存和高速缓存给区分开来并设计一些内建的指令集要求兼容51内核的。思路出来后我们保持联系哦,
引用 kknd:准备可以开机 正在焊 边焊边叹[s:42]
套件有希望了。。。
引用 liangjiajing:永和村= =~
楼主是南宁的?南宁哪里啊
引用 zhu1982lin:期待你的好消息...
粗略看了LZ的CPU(没仔细分析),想起当年我用VHDL在FPGA上修改别人的代码,完成了一个简单的PIC单片机.
真没有想到简单的MCU能用三十多个IC就能完成了.
而且我现在都不知道怎么把信号转成VGA方式,输出出来, 当时,我是用一个...
引用 nierbia:准备21~~~老了[s::Q]
看到这个帖子,我特意申请了一个账号过来顶你。你多大年纪了?居然有这般功力。楼主,可以透露一下年龄吗?
引用 kknd:...............出现了一个BUG......时间差了几纳秒[s::funk:].........要修改一片PCB增加一两片244 + +~~~~ 下个星期才有结果了............[s::Q][s::L]
怎么拍?PM链接。
引用 nmasdf:我尽量搞快点###[s::handshake]
求购一套,太酷了!!!
时段 | 个数 |
---|---|
{{f.startingTime}}点 - {{f.endTime}}点 | {{f.fileCount}} |
200字以内,仅用于支线交流,主线讨论请采用回复功能。