加载中
加载中
表情图片
评为精选
鼓励
加载中...
分享
加载中...
文件下载
加载中...
修改排序
加载中...
关于FPGA和LVDS的问题
yangzhaofei12013/01/10高电压技术 IP:山西
想请教大家一下关于FPGA和LVDS的问题
现在看见很多AD转换器都是LVDS信号输出,我想用FPGA开发板模拟一下LVDS信号再接收LVDS信号,主要是想学习一下怎么读取LVDS信号。
我知道FPGA的IO口有LVDS信号这个功能,如果想要实现上述功能应该怎么做呢?假设把8位的0、1数据并串转化然后输出,输出的端口设置成LVDS模式,把输出的两个管脚连接到FPGA的另外两个管脚作为输入端,也是设置成LVDS模式,然后解串LVDS信号,把信号最终通过LED灯看是否是发送的0、1代码。这样设计可以么?
来自:电气工程 / 高电压技术
7
新版本公告
~~空空如也
yangzhaofei1 作者
12年5个月前 IP:未同步
487177
回 1楼(量子隧道) 的帖子
那请教一下,我该如何设置呢,看了两天啦,没有点头绪,我用的是ALTERA的FPGA,里面有个宏叫ALTLVDS_TX和ALTLVDS_RX可是不会设置,我该怎么研究呢
引用
评论
加载评论中,请稍候...
200字以内,仅用于支线交流,主线讨论请采用回复功能。
折叠评论
yangzhaofei1作者
12年5个月前 IP:未同步
487694
回 5楼(量子隧道) 的帖子
恩,好的,我再琢磨琢磨,买了LVDS驱动和接收芯片,准备等回来了和FPGA连起来试试
引用
评论
加载评论中,请稍候...
200字以内,仅用于支线交流,主线讨论请采用回复功能。
折叠评论

想参与大家的讨论?现在就 登录 或者 注册

所属专业
所属分类
上级专业
同级专业
yangzhaofei1
笔友
文章
4
回复
10
学术分
0
2013/01/01注册,7年4个月前活动
暂无简介
主体类型:个人
所属领域:无
认证方式:邮箱
IP归属地:未同步
插入公式
评论控制
加载中...
文号:{{pid}}
投诉或举报
加载中...
{{tip}}
请选择违规类型:
{{reason.type}}

空空如也

笔记
{{note.content}}
{{n.user.username}}
{{fromNow(n.toc)}} {{n.status === noteStatus.disabled ? "已屏蔽" : ""}} {{n.status === noteStatus.unknown ? "正在审核" : ""}} {{n.status === noteStatus.deleted ? '已删除' : ''}}
  • 编辑
  • 删除
  • {{n.status === 'disabled' ? "解除屏蔽" : "屏蔽" }}
我也是有底线的