开源了,请大家享用,我先占个楼
关于创意是2015年Zelf Koelman设计师的磁流体作品。主要工作为使用电磁铁复现Zelf Koelman设计,并使用FPGA进行控制。(Zelf Koelman创意真的厉害)。现将全部研究设计发布到科创论坛:开源各种设计源文件,包括电路源文件、PCB源文件、FPGA源工程,供坛友们享用。
本文内容为2016年7月完成,并在2016年第一次参加了比赛并公布(网可查),所以如果有朋友想做产品但害怕专利限制的,可以查一下那些限制你的专利的申请时间,如果晚于2016年7月您可放心享用该设计,但也请您将设计同样发布到科创论坛中。
============正文============
磁性流体是一种具备磁性的新型纳米液体,同时拥有固体磁性材料的磁性和的液体流动性。 它是由直径为纳米(10nm以下)的磁性固体颗粒,基础载体和界面活性剂组成的稳定的胶体液体。 在施加静态磁场时有磁引力。2015年,设计师Zelf Koelman设计了一种由推杆式磁场控制的磁性流体时钟。,驱动磁流体,显示阿拉伯数字,通过结构优化呈现出数字时钟的效果。在磁场的驱动下磁流体如流水一般变化,把时光易逝的韵味体现的惟妙惟肖。然而,推杆式控制磁场制约了显示内容的多样性,难以满足高密度高分辨率的显示应用要求。由此,我们对磁场的控制方式和磁流体的配方进行了改善,不仅能够实现磁流体显示时钟的功能,还添加了点阵汉字显示接口,能淋漓尽致的体现出磁流体如水般的显示特征。
本阶段的磁性介质显示屏的目标定位为单个像素单元的模拟。在经过诸多实验尝试后在TB找到一款不沾壁的磁流体,磁流体能够悬浮在悬载液中,随磁场运动敏感性好,并且不粘连器皿壁,如图1.1所示。
1.mp4 点击下载
图 1.1 不沾壁悬浮的磁流体
磁流体装入细胞培养皿。如图1.2所示。
1.1.mp4 点击下载
图 1.2 不沾壁悬浮的磁流体
本阶段的硬件电路部分的目的就是为了选出一种合适的电磁铁。初步思路是在市面上寻找各类电磁极来进行实验,并尝试自制电磁极来驱动磁流体,如图2.1所示。
2.mp4 点击下载
图 2.1 磁铁吸引功能验证
在测试中2号电磁铁表现最好,型号为:YHN-P13/27。这个是关键,使用该电磁铁可以取得很好的控制效果,如图2.2所示。
图 2.2 YHN-P13/27电磁铁实物
YHN-P13/27电磁铁竖向排列对磁流体的吸引实验如图2.3所示。
4.mp4 点击下载
图2.3 YHN-P13/27电磁铁竖向排列对磁流体的吸引实验
磁流体可以在磁场的吸引下聚合或者分散其,特殊性在于聚合的方式与聚合的程度的不同。一般性的磁场越强磁流体聚合程度就越高,聚合方式也类似于磁场线的空间分布几何形状。
磁场分布的不同会直接改变磁流体聚合的几何形状,在强磁场下磁流体充足时,轴向的磁场上会出现密集型凸起。同样条件在平行磁场时形成丘状聚合;在弱磁场下磁流体充足时,轴向磁场上磁流体呈现抛物型凸起,但在平行磁场方向上却呈现长椭圆形状的凸起;在强磁场下磁流体不充足时,轴向的磁场上会呈现圆饼状聚合,同样条件在平行磁场下呈现平行条带状分布;在弱磁场下磁流体不充足时,轴向的磁场上会呈丘状聚合,同样条件在平行磁场下呈现中间凹陷两端凸起状分布。
如图3.1所示当磁场强磁流体足够多时,轴向磁场会使磁流体聚合成类似A-1的聚合形状,平行磁场的产生的聚合图案很特殊两端会产生尖刺后下凹一小段中间则高于两侧的凸起形状如图A-2;当磁场弱磁流体充足时,轴向磁场会使磁流体聚合成山丘的凸起类似与椭圆的聚集形状B-1,平行磁场产生的聚合图案类似长椭圆的拱起如图3.1 B-2。当磁场弱磁流体少时,轴向磁场会压缩磁流体成扁状表面有密集的凸起如图C-1,平行磁场则会把磁流体拉聚合到磁极两端形成中间下凹两端拱起的聚合形状如图C-2;当磁场弱磁流体不足时,轴向磁场产生圆饼状聚合方式如图D-1,平行磁场下磁流体都被拉向两端,形成光滑的马鞍形状如图D-2.
图 3.1 不同条件下磁流体形状的示意图
磁铁矩阵模块设计为电磁铁立方排布结构,按照固定磁场结构紧密排放,每个电磁铁都能够通过输入电流的方向和大小来表征磁场方向和大小。由于磁流体的成像规则可以类似为磁场线的延伸,磁场发生改变磁流体形状也会发生改变,在相同电流大小不同磁极的磁场中,磁流体分布呈现的图案的方式是有变化的,如图4.1所示。
图4.1 电磁铁矩阵磁极变换对磁流体形成图案的影响
在经过多次试验后发现由于每个电磁铁的驱动电流比较大,在点阵电磁铁点阵模块中结构紧凑每个电磁铁在工作过程中都会有工作热量。为了保证系统能够长时间的稳定运行需要在电磁铁外围加上散热模块,在电磁铁周围加上导热硅胶以及导热金属片辅助散热。测试中的实物如图4.2所示。
图4.2 正在测试中磁流体电磁铁矩阵(电磁铁型号为:YHN-P13/27)
磁流体容器选用高硼硅100ml玻璃斜口细胞培养瓶,电磁铁选用YHN-P13/27,在电磁体内部灌入704硅酮导热胶导出内部电磁铁发出的热量。并在外部粘贴散热片,等704硅胶凝固后整体结构相当稳定。如图5.1所示。
图5.1 3*5电磁铁显示矩阵
其中电磁铁的显示矩阵的磁极如图8所示,当电磁铁通电时内心处S、N的排列。对应可现实的图案如图5.2右侧所示,通过开关对应电磁铁可现实的图案。例如显示0则对应的编码为:1111 1101 1111 1,其中1代表通电、0代表不通电,则显示0数字意味着只有第7个电磁铁不通电。
图5.2 3*5电磁铁矩阵磁场方向与对应图案的编码
为了驱动该电磁铁矩阵设计了对应的PCB电路。驱动电磁铁所用的芯片为ULN2804a芯片。它是一个高电压、大电流输出的达林顿管阵列,它的内部有8个独立的NPN达林顿共射功放电路,每路达林顿晶体管的标定电流为500mA,额定驱500mA,额定驱动的最高电压是50V。与众不同的是这款芯片通过自举电路可以耐受瞬间高达2kv的高电压冲击。当驱动感性原件时,会产生瞬时高电压的EMC。 这种设计可以抵抗多种类型的EMC干扰。 经典负载包含电磁继电器,电磁阀,电磁铁,磁力锤或其他近似负载。ULN2804a在设计时每一路的输出上都要下拉一个0.1uf的电容,在正常工作下其每路输出都能与像素点直接映射。In端口对接573芯片的像素信号端口,该电路为低电平有效型,即输入高电平时输出端直接导通接地。其中ULN2804a内部的公共端COM10可作为保护接口。当COM10接电源正极可减小电压冲击。从而降低了电磁线圈的端口的并联电容大小(1000pf/1kv)。当公共端COM10接地时,同样可以起到保护电磁线圈的作用。
ULN2804a的驱动端做了并行数据的光耦隔离,是用的光耦信号为PC-817_4 DIP16。具体电路如图5.3所示。
图5.3 3*5电磁铁矩阵驱动电路
原理图和PCB文件:
由于当时脑回路比较怪异没有,在没有绘制原理图的情况下直接绘制了PCB文件。驱动是用FPGA写的。
Verilog驱动代码:
always @(posedge iCLK) begin case(iNum) 10'd0: GPIO = 20'b0000000_1111110111111 ; 10'd1: GPIO = 20'b0000000_1111100000000 ; 10'd2: GPIO = 20'b0000000_1011111111101 ; 10'd3: GPIO = 20'b0000000_1111111110101 ; 10'd4: GPIO = 20'b0000000_1111101000111 ; 10'd5: GPIO = 20'b0000000_1110111110111 ; 10'd6: GPIO = 20'b0000000_1110111111111 ; 10'd7: GPIO = 20'b0000000_1111100100001 ; 10'd8: GPIO = 20'b0000000_1111111111111 ; 10'd9: GPIO = 20'b0000000_1111111110111 ; 10'd10: GPIO = 20'b0000_0001_1111_0111_1111 ;//a 10'd11: GPIO = 20'b0000_0001_1100_1101_1111 ;//b 10'd12: GPIO = 20'b0000_0001_0001_1011_1111 ;//c 10'd13: GPIO = 20'b0000_0001_1111_1101_1100 ;//d 10'd14: GPIO = 20'b0000_0001_0101_1111_1111 ;//e 10'd15: GPIO = 20'b0000_0000_0101_0111_1111 ;//f default : GPIO = 20'b0000_0111_1111_1111_1111; endcase end
显示效果如图5.4所示。当时大脑有点奇怪,用的两个单层板复现了图5.3电路,而且还把芯片型号给涂了,写了巨大的名字在上面,还请谅解。
3.2.mp4 点击下载
图5.4 3*5电磁铁矩阵工作展示。
对电磁铁进行PWM调制后的显示实验如图图5.5所示,对其进行PWM效果一言难尽,在平放时也许可以改变磁流体聚集的多小,进而实现粗细浓淡的效果。
PWM方案测试.mp4 点击下载
图5.5 PWM控制测试
在实际制作时发现该设计其比较简单,但有个问题该设备一个像素点就要消耗一个IO口,随着显示点数的增长,即便是FPGA的IO也不够用。于是需要设计一个串行数据转并行数据的电路,原理图如6.1所示。
图6.1 8*8电磁铁矩阵驱动电路
电路使用了5个74HC595位移锁存器。然而并没有画PCB,而是玩起了洞洞板。与3*5相比主要变化就是加了串转并电路,对每路电磁铁都加了小电容吸收感应电流,然后去除了光耦直接使用FPGA的GPIO驱动74HC595。
图6.2 8*8电磁铁矩阵洞洞板驱动电路
磁流体容器是定制出来的,材质为石英,设计图如图6.3所示。
图6.3 8*8点阵的磁流体容器
8*8电磁铁矩阵的制作与3*5的一样,都是使用硅橡胶粘住的,外部再粘一圈散热片,然后对每一个电磁铁进行正负极的磁性标记,磁性标记与图5.2一样。如图6.4所示为正在给矩阵一个个像素测试磁极。
图6.4 8*8点阵磁极测试中
在测试好了之后使用亚克力加钢板(喷漆成金色了)进行安装固定。固定好效果如图6.5所示。
图6.5 8*8点阵安装完成。
FPGA工程源文件:显示效果如图6.6所示。
petal_20220924_182556.mp4 点击下载
图6.6 8*8点阵显示效果1
后来用FPGA写了贪吃身游戏小游戏,效果如图6.7所示。
v5.0(1).mp4 点击下载
图6.7 8*8点阵贪吃蛇
贪吃蛇工程源码:
后面又写了很多测试代码用于测试显示屏效果的,没有存档源文件。由于测试的太猛,电磁铁发热把瓶子给煮爆了,后面使用薄玻璃与亚克力外框制作的容器。效果如图6.8、6.9所示。
v4.0.mp4 点击下载
图6.8 笔画显示
v3.0.mp4 点击下载
图6.9 负向显示效果
在设计该电路时,因为点数太多,所以引入硬件显存的概念。硬件显存模块使用的存储芯片是74HC573芯片,它是由八个锁存器级联构成的D型锁存器,当使能端口为高时,输出端将随数据(D)输入而变。当使能(E)低时,输出将锁定不变,这时的输出控制不影响573芯片的内部工作,已存储的bit数据保持锁定,这种设计可以直接与FPGA对接而不需要外电路转,换特别适用于开发前期阶段的调试。本系统使用了8片该74HC573芯片,实现了64bit数据的显存功能,其电路原理图如图7.1所示。
图7.1 74HC573与ULN2804a的连接
74HC595转出来的并行数据写入74HC573,74HC573的输出接ULN2804a对电磁体实现bit驱动。整体电路如图7.2所示。
图7.2 5*16磁铁矩阵驱动电路
原理图文件:
图7.1电路的PCB如图7.3所示。PCB设计中为避免8*8点阵制作过程中无数电线混乱的情况(图6.4),这里将各种绕线的操作做成了电路板如图7.4所示。
图7.3 5*16磁铁矩阵驱动电路PCB
图7.4 5*16磁铁矩阵绕线转接板PCB
图7.3与图7.4所示的PCB文件:
FPGA驱动源码源工程:工程可同时驱动8*8点阵与5*16点阵。
显示效果:
v6.0(1).mp4 点击下载
图7.5 显示时钟
petal_20220924_182608.mp4 点击下载
图7.6 显示英文字母
[修改于 1年3个月前 - 2023/05/19 21:25:24]
不知道可不可以使用那种类似薄片电机那种,在印刷电路板上直接印线圈的结构,作为磁铁,代替沉重的电磁线圈
这作品真漂靓! 多年前就看过原作丝滑的效果,技术壁垒太多不敢下手。中途也在网看到过楼主作品,惊为天人。今天得见真是幸运,这东西上需要花费的精力绝不会少 ....
同时提个问题,当时选用电磁铁时,是否考虑过更长的磁芯?如果使用十倍长的磁芯,效果是否会好一些?
请问,你定制的玻璃容器有经过什么处理,从而解决磁流体挂壁的问题呢?
时段 | 个数 |
---|---|
{{f.startingTime}}点 - {{f.endTime}}点 | {{f.fileCount}} |
200字以内,仅用于支线交流,主线讨论请采用回复功能。