要解决以上trouble，首先我们要清楚我们要实现的目标和现在的限制条件有哪些：

1：GDT驱动必须避免磁饱和，励磁电压与励磁时间和复位电压与复位时间的伏秒积必须一致。

2：驱动波形的频域范围不能太宽，否则会恶化GDT的高频特性，让漏感增加波形变差。

3：电路实现方法要尽可能简单，不要用时序逻辑，而要用组合逻辑，最大程度上减少爱好者实现难度。

以上的三个限制条件是工程限制条件，问题提出之后，我们可以着手来解决。

首先列出理想波形

可见电流应当遵循1234的顺序流过关断周期中，所以我们在关断之后，必须驱动管子这样工作。

而我们还要保证每个GDT均摊正负脉冲，避免磁偏饱和。

看似没有头绪的设计，对于微电子设计来说，是入门的皮毛基础，让我们拿出笔画波形。

-

而且非常美妙的是，这四个周期的波形，恰好能在GDT上呈现出伏秒积平衡，而且可以发现的是，这样开关周期，恰好为FB的1/2 Fre。

频宽只需要cover到反馈信号频率的一半即可，这对于绕制工艺良好的GDT来说，可以很轻松做到。

而CD管的波形，则为AB管波形的镜像，这样一来，我们就符合了1、2限制条件，可以在GDT上轻松实现主动续流。

而设计中如何画出符合限定条件的波形？答案是。。。。试错，因为这样简单的电路仅能出现16种不同组合，我运气比较好，第二次尝试就成功了

这个痕迹可以从我的手稿中看到，当然对于较复杂的波形，可以用硬件逻辑描述语言描述出波形行为，然后通过综合成的电路进行反向优化。

总之方法是多种的，我们在许多可能性中找到了正确的它。

-

至此，主动续流的问题在我看来已经解决了75%。剩下的是如何符合限定条件3，如何让所有爱好者都能轻易使用上它呢？

具体波形出来之后，从直观的角度上看波形，最直观的设计方法在EDA中无非就是作枚举描述。

对应不同的st，用上升沿脉冲触发switch，让ABCD分别输出我们想要的波形。

综合出来的RTL十分尴尬，是一个状态机。。。虽然它的工程应用十分可靠，但占有门资源过多，但这是损害爱好者热情的，我们Fire掉它。

（其实UD3的VHDL几乎都是以上设计方法，有条件的爱好者可以用它做，推荐）

-

在了解机器思路后，似乎发现它还可以用计数器的方法实现它。

对于A、B，我可以用硬件逻辑描述语言建立一个上升沿使能自动置零功能的一位计数器，通过A信号的上升沿触发它。

这样就可以描述出不同情况下，何时应该对AB、CD波形进行反相，就可以简单实现，

用Verilog实现了这个逻辑后，发现验证是可以通过，但是必须用Globalck信号在初始阶段对计数器进行初始化，否则会出现复位问题。

和上一个方法相比，虽然可以用一颗CD40110实现，但是似乎会更加麻烦，还有没有更简单的方法？

-

有，

这时候我祭出了大招，辅助信号辅助信号设计是组合逻辑电路中常见的一种设计方法。

如图所示part2就是一个辅助信号，它可以逐周期反转电平，恰好为目标波形的频率1/2，它可以起到方法2中一位自复位计数器的功能。

通过不同电平，指示不同的信号状态，这样一来，我们就可以做到使用它来对AB、CD信号波形的构成函数进行解析了。

图上左边部分，是一元卡诺图，EN与FB信号，组成了红色与绿色两个最小项，可以用最简表达式!ENFB+EN!FB来表达。

所有最小项为1的项，相加就成为了Fab的表达函数，

而同理Fcd的表达函数，为最小项为0的子项，相加得到。

这样一来，我们就得到了Fab与Fcd的两个表达式，这个表达式的意义十分重要，因为在数字逻辑中，所有的乘法可以简化为与，所有的加法可以简化为或。

-

接下来我们可以考虑用芯片厂商为我们准备功能多样的现成ASIC逻辑芯片来实现我们的表达函数了。

图片中标红的部分，可以实现最小项的与和或，我们选用7404实现最小项，再用7408作与，用7402做或，

可以实现以上最小函数，而二分频电路的实现方法，我们可以想到，实际上二分频的信号，半周期为上一个状态的保持，我们可以想到D触发器。

D触发器的表达式是CK，Q(n+1) = D(n)，如果我们把D和!Q连接到一起，表达式就是CK，Q(n+1) = !Q(n)，推导至次态CK，Q(n+2) = !Q(n+1)=!!Q(n)。

瞧我们发现了什么，Q(n+2) =Q(n)，两个CK时钟沿过后，状态会重新相等。

它是一个完美的二分频电路，所以我们考虑用7414来实现对信号时钟的分频，

-

这样一来问题就简单化了，我们根据以上结果能画出以下电路。

而FB信号从DRSSTC驱动电路的反馈端引入，给二分频电路引入时钟，这样就可以实现图中波形，完成主动续流的动作。

-

至此理论设计到此结束，以上理论就是我设计DRSSTC主动续流模式的部分手稿，从浅显易懂的角度描述了它是如何被设计出来。

从思路到工程限制，满足了123等多个条件，以上电路是可以实现GDT驱动DRSSTC的主动续流设计，还能够完善云豹，让云豹在SKP时间内强制衰减振荡。

这样会带来两方面好处

1：控制恒流更加平滑，我之前注意到爱好者基于SKP想做QCW，但是波形很弯曲，这可能和控制细度有关。主动续流有更大改善。

2：我在XXXXXXXXXXXXXXXXXXXXXXXX/t/83521这篇帖子中提到的，提高电弧存续时间，避免能量过多浪费，对于一秒几百次的BPS，能量耗费无法被忽视。

-

那么爱好者怎么使用它呢，非常简单，找到手上有的UD1、UD2系的驱动板，输出部分切断，并且加入图中电路。

这样就可以简单的实现主动续流，避免能量损耗，提高效率，而SKP型的驱动板，比如云豹，可以在select probe位置，加入图中电路。

同样可以不修改任何功率部分电路，实现更加平滑的SKP电流控制，同时收获1、2点收益。

PS：以上电路是最简单逻辑示意图，实际使用考虑到FB信号衰减后的最终状态，必须对D触发器复位，这个用上R触发器配合RC能轻易做到，图中未表现。

至此本帖完全结束，能看到这段话的小伙伴都是有缘人

对于普通爱好者想见到效果的，直接关注最后一张图，对于资深爱好者，可以参考设计倒数第二楼的设计思路。

对于UD3设计者来说，我推荐方法1，状态机之间的状态是互斥的，显然比这样的组合逻辑安全可靠。

-

虽然帖中电路非常简单，也会产生边沿竞争冒险，但是我没有给出逻辑补丁来补偿，

因为我不想让爱好者玩的难度增加，爱好变成专业，那就不好玩了。

所以请爱好者在复制这个电路中，尽量选择74AC系列，它的冒险毛刺可以小于7ns左右，冒险边沿会出现在二分频电路中，可以被引脚寄生参数过滤掉，基本不需要考虑。

-

至于对于个别一些爱好者对主动续流模式的偏见，认为对效率提升不明显，我只想说。

桥的热管理做好一点，工作效率优化一点，多个细节累积起来，就是大的进步，这也应该是特斯拉线圈爱好者们都应该迈进的正确方向，而不是简单的电路功能堆叠积木。

-

可以看到主动续流其实可以用三种方式来实现，但是我坚持用74电路来实现，就是为了让所有爱好者都能用上，都能用洞洞板搭出来。

我始终坚信，把复杂的东西剥茧抽丝，从看似“复杂”的理论中，落地到工程实现，留下精华才是最好的分享和开源精神。

把真正的设计思路分享给爱好者们，让大家都能从中受益，对我来说这是我最大的动力源泉。

 我很好奇驱动信号频率上限是多少？

组合逻辑电路理论上的信号频率上限受竞争延迟而定，LEs一般为7ns，考虑10倍信号稳定时间和裕度。

我会考虑让它工作中取100ns的信号半周期，也就是5MHz左右会比较保险，如果做好了优化可能可以工作在这个频率3-4倍。

如果是从DRSSTC驱动板的角度来看，FDD电路在高频会有轻微共态，不建议超过1MHz。