连续时间的ΣΔ调制器
第一个连续时间的ΣΔ调制器诞生于1962年，被用在CT(连续时间)电路上(见参考3)。实际上，连续时间的ΣΔ调制器的CT实现方式在此后经常用到，直到开关电容电路被发明后，大部分连续时间的ΣΔ调制器用DT(离散时间)环路滤波器来实现。开关电容电路仍然因为其对信号波形的敏感而十分流行。
另外，开关电容积分电路的时间恒定与采样频率呈同一数量级，支持系统更大的灵活性(见参考4)。然而，连续时间的ΣΔ调制器的在此引起了人们的兴趣，因为其与输入采样模数转换器相比，采用了更低功耗的集成运放并且本身具有抗混叠的滤波功能(见参考3)。
连续时间的ΣΔ模数转换器不同于输入采样的转换器(包括流水线转换器以及离散时间ΣΔ模数转换器)，区别主要体现在两方面：
连续时间的ΣΔ调制器使用CT积分电路而不是DT集成电路。这就意味着，连续时间的ΣΔ调制器没有使用开关电容电路，而是RC电路或者C/gm电路。
在连续时间的ΣΔ调制器中的采样操作一般发生在前向环路滤波器的输出。而输入采样转换器采样发生在转换器的输入上。
这些连续时间的ΣΔ转换器和流水线转换器的差别，导致了二者性能的差别。特别的是，连续时间的ΣΔ转换器的功耗很低，具有抗混叠滤波的功能(如图2)，并对输入没有复杂的操作。


图2：连续时间的ΣΔ转换器以及流水线转换器的抗混叠滤波性。
ΣΔ转换器的挑战
流水线转换器提供高速转换操作的代价是限制了其他设计参数，同样，连续时间的ΣΔ转换器的好处也以转换器设计者和系统架构的设计难度为代价。基于输入采样的开关电容模数转换器的采样频率可以从0到最大频率的范围内任意变化。然而连续时间的ΣΔ转换器的动态范围受RC或C/gm积分电路的限制，因此积分时间常数必须可调来应对于不同的处理(见参考2)。另外，环路动态无法与采样频率匹配，从而限制了采样速率的范围。
ΣΔ的输入带宽也受到了转换器的第一奈奎斯特频带的限制。在奈奎斯特速率的转换器中，全速率采样将作用在系统的输入，这样输入的带宽是奈奎斯特速率的整数倍，甚至允许以射频的频率来采样。而在ΣΔ转换器中，因为低通滤波的作用，第一奈奎斯特区以外的信号从输出信号频谱中剔出。同时，尽管离散时间ΣΔ允许环路采样速率倍数(Mfs，其中M为调制器过采样的倍数)的信号进入系统频带内，由于ΣΔ转换器本身带有的抗混叠滤波的功能也不会让这种情况发生。因此，输入信号只能混叠在第一奈奎斯特区域，来被ΣΔ转换器进行量化。
最后，由于过采样操作，ΣΔ转换器的输出频率远小于100MSPS(百万次每秒)，而流水线转换器的转换操作可达500MSPS甚至更高。实际上，对于一个特定的技术，由于ΣΔ转换器需要进行过采样，奈奎斯特速率转换器始终要快于ΣΔ转换器。
不过，连续时间ΣΔ技术的好处完全弥补了这种高分辨率应用下最高采样率只能达到100MSPS的缺点。
工业用的第一款ΣΔ转换器
ΣΔ模数转换技术证明了流水线转换技术并不是高动态、高速率(100MSPS)应用的必选技术，；连续时间ΣΔ技术的好处近来已经在国家半导体的芯片ADC12EU050中体现出来。该款芯片是位宽为12bit，超低功耗的8进制ΣΔ转换器，其采样带宽为20MHz到25MHz，转换速率为40MSPS到50MSPS(见图3)。


图3：12-bit八进制ΣΔ模数转换的ADC12EU050框图。
ADC12EU050上ΣΔ技术包括了自带的抗混叠滤波，低噪声，易驱动输入等功能。为了充分利用这些优点，ADC12EU050还含有片上时钟调节器，消除了不需要的高性能时钟。另外，ADC12EU050通过使用超负荷输入的立即恢复机制，来避免输入超负荷造成的危险。
总结
除了提供有效的功率控制，ΣΔ技术还能减少在高速、高性能系统中使用模数转换器面临的难度。简而言之，ΣΔ技术提供了：
内在省电的框架，从而避免了像输入采样的转换器(如流水线转换器或传统的离散时间ΣΔ转换器)那样需要放大器电路。
无混叠的奈奎斯特频带，由内在的过采样、内部低通CT环路滤波器以及片上数字滤波器实现。
纯电阻输入，无需开关。与输入采样的转换器需要开关输入电容相比，连续时间ΣΔ转换器更容易驱动输入，耦合进入的噪音更少。
片上时钟调节电路，从而提供了输入到内部调制器的过采样时钟。该部分电路增加了输入时钟的频率和质量，产生了低抖动的采样时钟边缘，并实现了高分辨率的性能，而无高性能的外来时钟输入。
更容易换代到未来的CMOS工艺技术。在一个ΣΔ转换器中，噪声和采样过程产生的非线性的影响都得以明显的减弱，并允许供应电压降低，这一点是未来CMOS工艺所需要的。
综合来说，ΣΔ技术固有的优点以及片上时钟调节器的实现，大大简化了信号路径设计：
减小了所需功率
避免了外部抗混叠滤波器
降低了输入驱动的必要性
减轻了高质量的时钟源的需求，并且没有性能上的牺牲
此外，ΣΔ模数转换器的技术优势将允许设计者充分利用未来CMOS工艺。
参考书目：
1. B. Razavi, Data Conversion System Design, Piscataway, NJ: IEEE Press, 1995.
2. G. Mitteregger, C. Ebner, S. Mechnig, T. Blon, C. Holuigue, and E. Romani, "A 20-mW 640-MHz CMOS Continuous-Time ΣΔ ADC With 20 MHz Signal Bandwidth, 80-dB Dynamic Range and 12-bit ENOB," IEEE Journal of Solid-State Circuits, vol. 41, no. 12, pp. 2641-2649, December 2006.
3. E. van der Zwan and E. C. Djikmans, "A 0.2 mW CMOS ΣΔ modulator for speech coding with 80 dB dynamic range," IEEE Journal of Solid-State Circuits, vol. 31, no. 12, pp. 1873-1880, December 1996.
4. V. Dias, G. Palmisano, and F. Maloberti, "Noise in mixed continuous-time switched-capacitor sigma-delta modulators," IEE Proceedings G Circuits, Devices, and Systems, vol. 139, no. 6, pp. 680-684, December 1992.