回顾一下DRSSTC的发展历史。
08年的时候，STEVE WARD的个人博客中。
更新了他的DRSSTC4 project，随之更新了新的驱动电路。
这个驱动电路被它命名为
Universal DRSSTC Tesla Coil Driver 1.3 Rev B
直译过来就是通用双谐振固态特斯拉线圈驱动1.3版本B。
缩写就是UD1.3b，而之后出现的UD2x.x系列命名原则相同。

而UD1.3b则为国内玩家广泛仿制使用，据统计，不同版本的UD1.3b仅在本论坛都有七八种不同的layout。
STEVE本人的驱动版本更新至了UD2.3，UD2之后的系列与UD1最大的区别是在于通过LR移相的作用，对特斯拉线圈馈回的电流信号延迟进行补偿，从而使DRSSTC的工作性能得到更大的提升。
-
DRSSTC的初级线圈与槽路电流以及全桥构成谐振回路。
通过FB磁环对电流进行采样，并且经过驱动电路整形，以及MOS电路提供GDT驱动信号，最终驱动IGBT全桥完成控制闭环，而最终的目的是为了能够准确追踪系统谐振频率，从而实现软开关。
而在闭环系统中为什么要相位补偿，可以看下图。

上图是把DRSSTC驱动信号上升沿在闭环中的所有延迟列出来。
在一般大家的印象中，DRSSTC的驱动电路是无延迟的，是理想的能够产生于槽路正弦波同频同相的方波。
而实际工作过程中，信号经过电路，由于有开关器件以及接线杂散电容电感的影响，延迟在高频工作的时候就不能被忽略。
那么这个延迟有多大呢，以下结合本人针对经典UD1.3b驱动测量数据对延迟进行量化。
1：FB磁环延迟，FB磁环可以认为是一个1:1000的互感器，理想变压器对于电压波形传播与磁化时间有关，同样与杂散漏感有关。这个延迟的大小实测约30nS。
Q：有办法改善否？A：改善绕制工艺可以一定程度改善，但无法消除。
2：驱动电路延迟，DRSSTC的驱动信号在正弦波整形为方波后，会经过许多门电路以及斯密特触发器，这会产生一个约70nS的延迟。
Q：有办法改善否？A：使用较快的74AC系列，或者使用CPLD，延迟能减小。
3：MOS放大延迟，DRSSTC的驱动信号经过TC4423放大后，驱动MOS半桥，推动GDT驱动IGBT，这个延迟较大，约为130nS左右。
Q：有办法改善否？A：把IRF540分体驱动，换为结电容更小的FDD8424，有效降低延迟，提升工作频率。
4：IGBT开通延迟，这个延迟是以上数据中，最容易被量化的。具体怎么看呢？
我列出以下三种IGBT管的数据。

60PD1，我在QCWDRSSTC中使用的IGBT管型号，td（on/off）分别为26/146ns，riseT&fallT分别为13/15ns。

50UD，大家做小型DR常用的IGBT管型号，td（on/off）分别为46/140ns，riseT&fallT分别为25/74ns。。

CM600DY-24A，很多坛友做大型DRSSTC时使用的IGBT管型号，封装为模块。td（on/off）分别为660/700nS，riseT&fallT分别为190/350ns。开通延迟约为以上两管的十倍左右。
Q：延迟大的模块，我加强驱动，把它弄成200nS上升沿的方波，岂不是能缩小这个延迟了吗？A：Sometime naive 你的驱动上升沿为200nS时候。整体延迟为200+660+190=1050nS。由于传统老旧IGBT特有的拖尾，下降延迟达到了200+700+350=1250nS，惊人的延迟
-
以上四点，已经非常明白的阐明了DRSSTC的工作延迟原理。
我们拿DRSSTC爱好者喜闻乐见的两种DRSSTC种类来举例分析
1：QCWDRSSTC
2：大型模块桥DRSSTC
1：QCW的工作频率为400KHz左右，如使用UD1.3b进行驱动，固有延迟为300nS，IGBT延迟为40nS和160nS左右。整体延迟为300-400nS左右。
这个时候直接开关的波形是这样的（图来自Gaoguangyan QCW project）

IGBT上的尖峰电压，这些尖峰会对IGBT带来致命的失效。
那么问题来了：这些尖峰是如何产生的呢？
道理很简单，真正的软开关状态是不会产生尖峰的，而如果延迟导致的电流电压相位错开，就会导致在感性区或者容性区开关，这样的非理想开关就带来了尖峰。
我们知道，会产生尖峰，就一定伴随能量。这些高达几百V的尖峰电压的能量从何而来，到哪去呢？
很简单的分析，LC谐振回路中感性负载的能量，一部分会通过IGBT内部反向并联的快恢复二极管回流到母线当中，而尖峰同样也同样加在IGBT的CE两端。
最终这个尖峰可以被并联的吸收电容抑制钳位，从而转化为热量消耗掉。
而非理想软开关也会在CE结产生不小的热量损耗。

能量是守恒的。
不会平白无故产生，也不会平白无故消失。
有些爱好者认为，“根据实践经验延迟不影响工作效果”的理论是否正确呢？
分析：在同样的ontime大小，有延迟导致电压尖峰和软开关损耗的情况下。与理想无延迟的完全软开关对比。
输入能量为W
尖峰等等损耗能量为w
那么W大还是（W-w）大呢？
答案是显然的，没有延迟情况下的有效功率怎么样都更大。
也意味着能够在同样的能量输入内，无延迟，能产生更长的电弧。

而IGBT模块的延迟可以高达1~2uS的量级
IGBT小管的延迟约为0.3uS。
运行在同样的电流下，IGBT的损耗可以是IGBT小管的5~8倍。
当然IGBT模块巨大的散热系统，让这种损耗不容易被观察。
而QCW系统中，高达400KHz的工作频率，半周期约为1.25uS。
0.3uS的延迟不可以被忽略，所以QCW系统中，要求完全没有延迟。
否则一个ontime对应几千cycle周期的放电，会导致发热非常严重。

所以通过以上分析经典UD1.3b的通用性，需要重新被考虑。
Q：是否需要淘汰UD1.3b？是否要全盘否认？
A：任何东西都有其存在的历史意义和应用价值，在40-200KHz左右的工作频率范围，使用小型IGBT管的DRSSTC，电弧长度在1.5m之内。应用UD1.3b是非常合适的，因为整体延迟不大，所以损耗控制在尚可接受的范围内。在这种情况，应用UD1.3b是明智之举
Q：UD1.3b有驱动大型模块的驱动能力，和能够达到QCW工作所需的高频波形输出能力，是否可以直接适用？
A：从出电弧的角度考虑，当然可以，损耗在吸收做好的情况下，运行在较低的电流限值，不会有问题，只是效率会非常低下。可能在同样的电弧长度下，50UD使用10x10cm的散热片能解决散热，CM300H系列则需要20x20cm或者更大的散热片面积
Q：我通过合理布线或者按上文所说改变某些参数，能否做到无延迟？
A：当然可以减小，但不会被消除，这样低频的信号，改变布线，可能能带来1nS左右的收益。改变74芯片的型号，也许能带来30nS的收益，改善末级输出 可以带来100nS的收益，IGBT延迟随型号固定无法改变。通过合理的选择UD1.3b器件能够获得100nS左右的延迟收益
但是必须注意的是，UD1.3b的设计结构缺陷，并不能完全消除延迟。
所以以上的结论依然成立

那么有没有办法真正解决这个问题呢？