哈哈哈，我当年就是这么做的，FPGA+同步时钟。CPU不做任何运算，只负责从FPGA到上位机之间来回搬移翻译。换做CPU来做二次中频的话，实时性如果要求不高，CPU只负责按照同步节律采样即可。等数据采集全了再做数字相关算法。

没做过用CPU做二次中频运算。粗想起来，如果二次中频时钟和射频时钟ppm相差太大并且不稳定的话，若中频带宽太窄（对应相关运算时间较长），那么ppm会带来误差，补偿这个误差还需要费点麻烦。