引用 3DA502:
303里面一堆比较器，比较器输出可以用来控制定时器PWM

另外软件可以在SRAM里面无等待跑，结合5Msps高速ADC，纯软件做开关控制，1us可以保证，毕竟1us够跑70条指令了

ps：ST的集成PGA有点垃圾，IO口漏电太大了，不能按普通358那样用

这种控制逻辑需要跟随反馈波形上升下降沿、即使周期轮询或者中断响应，1/70=14.2ns。
还需要同步处理灭弧信号，最精简的写法也需要好几个周期。
而CPLD的门延迟为5ns左右，而且能做一些并行信号的处理。
我觉得从性能和成本以及开发难度来考虑，STM32F3都是不如CPLD用在这个项目上合适的。
还有一种我觉得比较可行的方案是Cypress的Psoc 6 系列内嵌一块小可编程逻辑单元，成本比较高。
IDE+debuger+sample成本都破千元了，所以最终还是没选择
如果要求复杂逻辑控制和并行处理要求，可以用MCU+CPLD的方案来做，也是比较主流的。