引用 warmonkey:
昨天black提到PCB导热问题。铝基板有双面pcb的，价格比较贵。用极薄的PCB可以实现类似效果。再不行可以用氧化铝基板。
关于FPGA，可以选择Actel的产品。抗干扰没问题，最小封装QFN48。
另外black的板子上，环路面积实在...
哦哦明白了 QFN48确实已经很小了。
超薄pcb的工艺一般pcb打样厂好做吗？
没想猴子计算出来有这么大的感生电动势，真是令我大吃一惊！
我不太明白为何驱动信号只与功率电路共用一段导线，却要用磁通感应的方式来计算。
因为即使按照V=L*dI/dt来计算，2A/0.5uS在10nH电感与10mΩ共同作用在导线上只会产生60mV的感生电压。
如果按猴子的计算方法，2A/0.5uS的电流变化率带来的磁通量变化率会完全作用于驱动信号环路。
但是两个单匝线圈之间似乎并不是共享所有磁通面积，用磁通模型来计算这个干扰电压在这个电路里是否有点不太准确？
另外毕竟我的电路背面全覆铜，并且紧贴铝散热器。这样高的磁通变化率应当会被这层铜层感应出电流而损耗吸收。
所以这种计算方法在这个pcb中应用，希望猴子仔细考虑下是否适合。
即使使用猴子的干扰模型，本电路中，感生电动势的相位与驱动芯片输出驱动电压信号同相。
也就是说，产生的干扰对于驱动电压幅度带来的影响是增加1V（按猴子计算值）。
而查表可知IRF530的Gate threshold voltage是2~4V。按比典型值高，为4V来推算。
除去内部压降，TC4422能输出最高电平约为电源电压12V的驱动信号。
而叠加干扰信号，则可能为13V~-1V的驱动信号。
13V应该能完全驱动MOS管的开关了。所以这段地线应当不会造成电路的失效。
所以我还是比较同意x说的是这个震荡电流经过驱动管，导致损耗增加，从而过热导致的损坏。
不过这版layout我肯定会改了，现在看来应当是要尽量缩小驱动环路面积了。
希望修正之后，能节约一个电感。
另外GaN我就别想别想啦，毕竟现在的工作情况还不坏。一般能通过改进电路结构来达到设计目的，我尽量不用更贵的器件。
