先不考虑倍频器，直接用4倍高的基频，然后只要一个二进制计数器+组合逻辑输出，不会丢脉冲。
宽基频可以用高基频加上可变分频，或者用DDS，有些DDS连内置IQ都做好了。
以上只是原理，实际上在高频下逻辑门的传输延迟与信号周期同量级。
一般逻辑器件的延迟误差会破坏相位关系，只有使用内部工艺作了传输延迟匹配的专用IC。
IQ时钟这种必备基础模块，DIY水平能做出来的东西肯定早有人做成IC了。
在几百兆以上的频率，中小规模逻辑器件已经近乎绝迹。
现在RFIC的主频上限已经达到60GHz，不记得是CMOS工艺还是砷化镓工艺，成电在这方面很牛。
