已屏蔽 原因：{{ notice.reason }}已屏蔽
屏蔽解除屏蔽编辑详情
{{notice.noticeContent}}
~~空空如也
warmonkey
14年0个月前 IP:未同步
 操作
发表于《FPGA学习日记（持续更新）》
关于Verilog语言学习

用verilog以后容易转向ASIC，其实VHDL和Verilog差不多的，会了一种马上就能会第二种。
教材：

attachment icon 华为Verilog HDL入门教程.pdf 280.97KB PDF 834次下载 预览

attachment icon Verilog_golden中文版.pdf 511.67KB PDF 165次下载 预览

attachment icon 卡内基梅陇大学verilog课程讲义.pdf 294.37KB PDF 154次下载 预览

注意，不是所有的Verilog语句都是可以综合的，也就是说，可能会出现QII拒绝编译的情况，具体能不能编译，参考这个：
  
attachment icon verilog_经验(适合初学者).doc 714.50KB DOC 151次下载
回复
文号 / 275879
warmonkey
万流景仰
名片发私信
学术分 12
总主题 375 帖总回复 8012 楼拥有证书：学者 机友
注册于 2008-10-11 20:04最后登录 2024-11-22 00:23
主体类型：个人
所属领域：无
认证方式：手机号
IP归属地：未同步

个人简介

Cubesat

文件下载
加载中...
{{errorInfo}}
{{downloadWarning}}
你在 {{downloadTime}} 下载过当前文件。
文件名称：{{resource.defaultFile.name}}
下载次数：{{resource.hits}}
上传用户：{{uploader.username}}
所需积分：{{costScores}}，{{holdScores}}下载当前附件免费{{description}}
下载地址：{{l.name}}
积分不足，去充值
文件已丢失
当前账号的附件下载数量限制如下：
时段 个数
{{f.startingTime}}点 - {{f.endTime}}点 {{f.fileCount}}
视频暂不能访问，请登录试试
登录注册
仅供内部学术交流或培训使用，请先保存到本地。本内容不代表科创观点，未经原作者同意，请勿转载。
预览
音频暂不能访问，请登录试试
登录注册
投诉或举报
加载中...
{{tip}}
请选择违规类型：
{{reason.type}}

空空如也

提交成功！
插入资源
全部
图片
视频
音频
附件
全部
未使用
已使用
正在上传
{{b.num+1}}{{b.num+1}}..
跳转到  确定
空空如也~
上传中..{{f.progress}}%
处理中..
上传失败，点击重试
等待中...
{{f.name}}
空空如也~
(视频){{r.oname}}
{{selectedResourcesId.indexOf(r.rid) + 1}}
处理中..
处理失败
插入表情
我的表情
共享表情
Emoji
上传
{{b.num+1}}{{b.num+1}}..
注意事项
最大尺寸100px，超过会被压缩。为保证效果，建议上传前自行处理。
建议上传自己DIY的表情，严禁上传侵权内容。
点击重试等待上传{{s.progress}}%处理中...已上传，正在处理中
空空如也~
处理中...
处理失败
加载中...
草稿箱
加载中...
此处只插入正文，如果要使用草稿中的其余内容，请点击继续创作。
刷新{{b.num+1}}{{b.num+1}}..
{{fromNow(d.toc)}}
{{getDraftInfo(d)}}
标题：{{d.t}}
内容：{{d.c}}
继续创作
删除插入插入
插入公式
评论控制
加载中...
文号：{{pid}}
加载中...
详情
详情
推送到专栏从专栏移除
设为匿名取消匿名
查看作者
回复
只看作者
加入收藏取消收藏
收藏
取消收藏
折叠回复
置顶取消置顶
评学术分
鼓励
设为精选取消精选
管理提醒
编辑
通过审核
评论控制
退修或删除
历史版本
违规记录
投诉或举报
加入黑名单移除黑名单
查看IP
{{format('YYYY/MM/DD HH:mm:ss', toc)}}
ID: {{user.uid}}
文章
{{user.threadCount - user.disabledThreadsCount}}
回复
{{user.postCount - user.disabledPostsCount}}
学术分
{{user.xsf}}
私信私信
专栏