肯定不是实时上传的啦，不要忽视“波形采样率”，设计在2万次每秒，这样一次1024X256（1KB）的数据，每秒20MB/S刚好。先靠FPGA检测触发，触发后的数据再以1024X8bit发出去。
打算另一块板子上用CH341和51专门负责传输频率、设置、电压（双向）等数据。同时还有一坨干簧继电器。
TVS是双向的，不过库里没找到图。打算用0603 5V的ESD专用二极管。
二级运放的输入电阻换成了300R，不然貌似不稳定（反馈电阻同比例放大）
FPGA内建FIFO，不过顶多270Kbit
样机得有十足把握了我才会去做，一块4层和1块双面，打样就得500RMB，再加上芯片，样机估计超过1000，先YY一下，现在先买好了FPGA，分模块调试。
主要是一些小元件量小不卖啊
上位机我没水平开发的，到时候再说吧，FPGA部分现在貌似实现不了单次触发。速度不够啊。外加比较器的话又要加重运放负担了，两块AD，4个Via，电容都12pF了，振铃会很严重的。
FPGA里先FIFO减速就必定漏掉部分数据，无法实现单次。直接检测触发速度不够。500MHZ分了125MHZX4路，排序相当麻烦。采样率还有下限20MSPS，这样有得在FPGA里再次采样才能看10KHZ一下的低频。
还有QFN的封装，我就一把破烙铁。。焊台风枪都没有。
现在PCB上传了啊

如果能“漏掉”的话，那就没有意义了啊，这就是为了捕获偶发信号。还有，预采样貌似也实现不了，我软件水平拙计啊。。

CY7C68013A用户完全手册（不是Datasheet）：
EZ-USB FX TechRefManual.rar 3.27MB RAR 43次下载

持续更新，价格精确计算：
1 EP4CE6E22C8N                 35
2 CY7C68013A                      17
3 AD9481     X2                      146
4 AD8003     X2                      40
5 EPCS4SI8N                         3.5
6 MC34063A                           0.6
7 AMS1117-3.3 X2                 0.32
8 AMS1117-2.5                      0.18
9 AMS1117-1.2                      0.18
10 MC79M05CDT                  0.45
11 7343贴片胆电容X12          18
12 331电感 X4                       2.4
13 7mmX7mm自锁开关     0.12
14 SS12D07VG4拨动开关X2 0.08
15 SS14贴片肖基特二极管  0.07
16 1N4148贴片开关二极管  0.025
17 AT24C32AN                     0.72
18 3296W 10K  X4                1.48
19 24MHz无源晶振         0.24
20 3528 LED                          0.055
21 50MHz有源晶振         2.7
22 0805贴片电容           10
23 0603贴片电阻           0.23
24 BNC接头               2
25 USB接头               0.35
26 ESD保护二极管         0.1
27 PCB 主                30
28 PCB 从                8
29 磁珠                   0.1
30 外壳                   35
31 继电器                 21
32 STC12C5A60S2               5.5
------------------------------------------------
合计                     381.4

刚才发现淘宝上以前300CNY的4层PCB打样降到200/10片了，赶紧收尾，打样去，哈哈

刚搞了个奇葩设计，加了一个开关（S4），不过这个开关是常闭的，就是一条导线。干嘛的呢？看图

其实是调节模拟输入延时的，是两通道波形同步。我搞不清开关内部走线有多长，于是两边同时加上开关。防止采样点偏移。

老大了，光是2.54mm（100mil）引脚间距就能产生14ps延时。。造成至少1位有效位数下降。
何况我怎么知道它内部怎个复杂。。
在FR4的PCB外层走线上，延时是140ps/1000mil，内层是160ps/1000mil

不行啊。FPGA内部一个buffer延时就要1ns多，走线延时也不好控制，也是ns级的，最最主要的是这货产生的延迟，随电压温度大幅度动荡。所以才有加电压，OC嘛！
其实用xilinx的FPGA能解决，因为它集成了DCM，延迟线。不过Xlinx太贵了，而且我不会用。
PLL级联产生的相移分辨率够了，不过jitter有300ps，又要外加去抖芯片。
XXXXXXXXXXXXXXXXXXXXXXXX/t/59331

新版PCB大概就这样了，之前因为屏幕和按键冲突，重布了一遍。现在还缺5个导航键。
反正10X10内一个价，作为试验板，密度低点好飞线。。

整整半年过去了。。。
看来用继电器切换控制放大倍数是没戏了。
现在只好考虑VGA放大器了。
又加了一片ada4937-2，50元。不过ADC降价了，PCB打样降价了，而且现在的设计只需要一片PCB。
现在FPGA I/O不够用╮(╯▽╰)╭。。换BGA的话怕四层板吃不消。

本帖最后由 ddomax 于 2014-2-13 21:03 编辑

sajunk 发表于 2014-2-13 20:47
我看了你的模拟电路部分，话说你这一上来就设计100M的没问题？运放虽说放大电路就那几个，但真的设计起来麻 ...

恩，听您的，慢慢来,谢谢您这么耐心看完。还是分模块调试吧，先来模拟部分，单独打一次样，慢慢试。
自激在仿真中已经出现了。
这是半年前的电路了，毕竟是第一次画sch\布线，边学边做一个暑假，当时居然还想着把那么多反馈线靠排针引到另一块板子上，哎╮(╯▽╰)╭。
不光是模拟前端，数字部分也问题多多。
一根信号线长达2500mil，穿过整块板子，跨过高频时钟信号线,打了2个via,这干扰不出问题才怪。
整块板子布局就不对，看来应该把上边的模拟前端搬下来，或者AD搬上去，做成对称。

sajunk 发表于 2014-2-13 21:20
我认识一些学长，在实验室里曾经有一组是做过示波器前端的，还有专门做宽带放大器的，还认识研究生在做虚 ...

恩，真心谢谢你。后天就开学了，我估计会没时间做了╮(╯▽╰)╭。
要不您也做一个模拟前端方案，我也继续，看看效果？

sajunk 发表于 2014-2-13 21:20
我认识一些学长，在实验室里曾经有一组是做过示波器前端的，还有专门做宽带放大器的，还认识研究生在做虚 ...

我只是当做个学习过程，玩玩而已，我也不是大学生，真正在做的时间也就几个星期。

baiwenglong 发表于 2014-2-13 21:40
高中就做这么高端的东西太牛勒、、、膜拜ing。。。
用FPGA做的么。。。没仔细看过示波器的输入部分，记 ...

高中→初三狗。对，可变增益。FPGA。但这个方案被彻底的否定掉了，我设计的不好，太贪心了，直接上100MHZ，不自量力。继电器要换成VGA了。

引用 1211:
见楼主经常登录，但很久没见发帖了，楼主应该上高中了吧，真心希望这个项目最后做完了。

谢谢前辈关心！那么久还来看看。原谅我的无知吧，三年前脑洞略大了些。。。后来当然没能做出来，具体再回复吧。

此贴终结。
帖子中给出的有过资料方案基本不具备可行性，并有潜在误导性。大家不要参考。
QAQ这楼里也炸出来几位电工、通信专业的大神，糗大了。「」原谅这只蠢蠢的楼主吧「」
但还会重新开坑，楼主考完某特色考试后，另发新帖。