参数提取部分：

下图为NMOS测试电路，以一个W/L=10/1的NMOS为例，对该管的KN，沟道长度调制系数（Lambda），体效应系数（Eta）进行计算

不要忘记导入仿真参数文件（虽然先进的工艺库大多给你直接自动导入好了）

 使用Tools->Parametric Analysis，对VGS进行仿真，仿真产生不同VGS下的VDS-ID曲线簇

另一张重要曲线图就是给定VDS=5，扫描VGS-ID曲线，主要用于粗略得出VTH

手工计算思路：首先选定典型IV特性曲线一条，选取饱和区的两端，计算得出KN×Lambda，将该值重新代入方程中，计算得出KN和Lambda

手工计算的结果：Lambda大约是7.14×10^-3

软件计算结果：Lambda=1/Vearly=9.91×10^-3，误差超过了20%。。。。。。。。

--------------------------------------------------------------------------下面为设计部分-------------------------------------------------------------------------------------------

首先，由电源电压和功率参数，我们可以得出结论：设计整体电流<=40uA

我们砍出一半，作为这个放大器的工作电流。

观察共源共栅结构的公式，我们可以得出如下结论：

（抱歉，未完待续）

这层楼主要记载我是如何一步步把我自己埋在大坑中的

 通过查阅扫描得出的DC Operating Points和工艺库手册，查出两个非常有趣，和短沟道效应并不符合的现象：

一则是据工艺库ERC手册，0.5um沟道长度的管子开通电压VTH高于20um沟道长度的管子，这不符合本人目前所知的关于短沟道的理论（短沟道效应降低VTH，DIBL效应提高了截止区漏电流）

莫非是Foundry调沟的时候调过头了？

然后根据软件导出的管子静态数据计算，计算出了一系列令我目瞪口呆的结果

sweep.txt 86.11KB TXT 69次下载

首先是VGS-Av0的曲线，这曲线计算出的不正常的转折让我一度怀疑是不是软件计算有误

非常抱歉，未完待续，我暂时肝不动了:P

这一层分享本人找到的一些设计资料和PDK

首先上传的是Cadence官方的GPDK，90nm和45nm，适用于教学，不针对任何Foundry，应该是可以到处分发的吧。。。

eetop.cn_gpdk090_v3.9.rar 5.55MB RAR 85次下载

gpdk045_v_2_0preRelease.7z.002 13.06MB 002 78次下载

gpdk045_v_2_0preRelease.7z.001 59.00MB 001 87次下载

楼主，想知道你做这些用的什么软件？

还有就是第一张图的mos放大那里，两个pmos的作用是做恒流源用吗？

Cadence IC 617和 MMSIM 151

对，第一张图的两个MOS，上面的PMOS 是共源共栅电流源，下面的NMOS构成共源共栅放大器