实验中确实有加热效果，但是远远没有达到电源的输出功率应有的效果。这是为什么呢，我们来分析一下，显然，对于固定的工件，加热效果与逆变器实际输出功率成正比。对于感应线圈，基本呈现纯感性，也就是其间的电流变化永远落后于两端电压的变化，也就是说电压达到峰值的时候，电流还未达到峰值，功率因数很低。我们知道，功率等于电压波形与电流波形的重叠面积，而在电感中，电流与电压波形是错开一个角度的，这时的重叠面积很小，即便其中通过了巨大的电流，也是做无用功。这是如果单纯的计算P=UI，得到的只是无功功率。
而对于电容，正好相反，其间的电流永远超前于电压变化。如果将电容与电感构成串联或并联谐振，一个超前，一个滞后，谐振时正好抵消掉。因此电容在这里也叫功率补偿电容。这时从激励源来看，相当于向一个纯阻性负载供电，电流波形与电压波形完全重合，输出最大的有功功率。这就是为什么要采取串（并）补偿电容构成谐振的主要原因。
2.2第二个问题，LC谐振有串联谐振和并联谐振，该采用什么结构呢。
说得直白一点，并联谐振回路，谐振电压等于激励源电压，而槽路（TANK）中的电流等于激励电流的Q倍。串联谐振回路的槽路电流等于激励源电流，而L,C两端的电压等于激励源电压的Q倍，各有千秋。
从电路结构来看：
对于恒压源激励（半桥，全桥），应该采用串联谐振回路，因为供电电压恒定，电流越大，输出功率也就越大，对于串联谐振电路，在谐振点时整个回路阻抗最小，谐振电流也达到最大值，输出最大功率。串联谐振时，空载的回路Q值最高，L,C两端电压较高，槽路电流白白浪费在回路电阻上，发热巨大。
对于恒流源激励（如单管电路），应采用并联谐振，自由谐振时LC端电压很高，因此能获得很大功率。并联谐振有个很重要的优点，就是空载时回路电流最小，发热功率也很小。值得一提的是，从实验效果来看，同样的谐振电容和加热线圈，同样的驱动功率，并联谐振适合加热体积较大的工件，串联谐振适合加热体积小的工件。
三． 制作过程
明白了以上原理后，可以着手打造我们的感应加热设备了。我们制作的这个设备主要由调压整流电源、锁相环、死区时间发生器、GDT电路、MOS桥、阻抗变换变压器、LC槽路以及散热系统几大部分组成，见下图。
![7.jpg]()
我们再来对构成系统的原理图进行一些分析，如下：
槽路部分：
![8.jpg]()
从上图可以看出，C1、C2、C3、L1以及T1的次级（左侧）共同构成了一个串联谐振回路，因为变压器次级存在漏感，回路的走线也存在分布电感，所以实际谐振频率要比单纯用C1-C3容量与L1电感量计算的谐振频率略低。图中L1实际上为1uH，我将漏感分布电感等加在里面所以为1.3uH，如图参数谐振频率为56.5KHz。
从逆变桥输出的高频方波激励信号从J2-1输入，通过隔直电容C4及单刀双掷开关S1后进入T1的初级，然后流经1:100电流互感器后从J2-2回流进逆变桥。在这里，C4单纯作为隔直电容，不参与谐振，因此应选择容量足够大的无感无极性电容，这里选用CDE无感吸收电容1.7uF 400V五只并联以降低发热。
S1的作用为阻抗变换比切换，当开关打到上面触点时，变压器的匝比为35:0.75，折合阻抗变比为2178:1；当开关打到下面触点时，变压器匝比为24:0.75，折合阻抗变比为1024:1。为何要设置这个阻抗变比切换，主要基于以下原因。（1）铁磁性工件的尺寸决定了整个串联谐振回路的等效电阻，尺寸越大，等效电阻越大。（2）回路空载和带载时等效电阻差别巨大，如果空载时变比过低，将造成逆变桥瞬间烧毁。
T2是T1初级工作电流的取样互感器，因为匝比为1:100，且负载电阻为100Ω，所以当电阻上电压为1V时对应T1初级电流为1A。该互感器应有足够小的漏感且易于制作，宜采用铁氧体磁罐制作，如无磁罐也可用磁环代替。在调试电路时，可通过示波器检测J3两端电压的波形形状和幅度而了解电路的工作状态，频率，电流等参数，亦可作为过流保护的取样点。
J1端子输出谐振电容两端的电压信号，当电路谐振时，电容电压与T1次级电压存在90°相位差，将这个信号送入后续的PLL锁相环，就可以自动调节时激励频率始终等于谐振频率。且相位恒定。（后文详述）
L1，T1线圈均采用紫铜管制作，数据见上图，工作中，线圈发热严重，必须加入水冷措施以保证长时间安全工作。为保证良好的传输特性以及防止磁饱和，T1采用两个EE85磁芯叠合使用，在绕制线圈时需先用木板做一个比磁芯舌截面稍微大点的模子，在上面绕制好后脱模。如下图：
![9.jpg]()
PLL锁相环部分：
![10.jpg]()
上图为PLL部分，是整个电路的核心。关于CD4046芯片的结构及工作原理等，我不在这里详述，请自行查阅书籍或网络。
以U1五端单片开关电源芯片LM2576-adj为核心的斩波稳压开关电路为整个PLL板提供稳定的，功率强劲的电源。图中参数可以提供15V2A的稳定电压。因为采用15V的VDD电源，芯片只能采用CD40xx系列的CMOS器件，74系列的不能在此电压下工作。
CD4046锁相环芯片的内部VCO振荡信号从4脚输出，一方面送到U2为核心的死区时间发生器，用以驱动后级电路。另一方面回馈到CD4046的鉴相器输入B端口3脚。片内VCO的频率范围由R16、R16、W1、C13的值共同决定，如图参数时，随着VCO控制电压0-15V变化，振荡频率在20KHz-80KHz之间变化。
从谐振槽路Vcap接口J1送进来的电压信号从J4接口输入PLL板，经过R14，D2，D3构成的钳位电路后，送入CD4046的鉴相器输入A端口14脚。这里要注意的是，Vcap电压的相位要倒相输入，才能形成负反馈。D2，D3宜采用低结电容的检波管或开关管如1N4148、1N60之类。
C7、C12为CD4046的电源退耦，旁路掉电源中的高频分量，使其稳定工作。
现在说说工作流程，我们选用的是CD4046内的鉴相器1（XOR异或门）。对于鉴相器1,当两个输人端信号Ui、Uo的电平状态相异时（即一个高电平，一个为低电平），输出端信号UΨ为高电平；反之，Ui、Uo电平状态相同时（即两个均为高，或均为低电平），UΨ输出为低电平。当Ui、Uo的相位差Δφ在0°-180°范围内变化时，UΨ的脉冲宽度m亦随之改变，即占空比亦在改变。从比较器Ⅰ的输入和输出信号的波形（如图4所示）可知，其输出信号的频率等于输入信号频率的两倍，并且与两个输入信号之间的中心频率保持90°相移。从图中还可知，fout不一定是对称波形。对相位比较器Ⅰ，它要求Ui、Uo的占空比均为50％（即方波），这样才能使锁定范围为最大。如下图。
![11.jpg]()
由上图可看出，当14脚与3脚之间的相位差发生变化时，2脚输出的脉宽也跟着变化，2脚的PWM信号经过U4为核心的有源低通滤波器后得到一个较为平滑的直流电平，将这个直流电平做为VCO的控制电压，就能形成负反馈，将VCO的输出信号与14脚的输入信号锁定为相同频率，固定相位差。
关于死区发生器，本电路中，以U2 CD4001四2输入端与非门和外围R8，R8，C10，C11共同组成，利用了RC充放电的延迟时间，将实时信号与延迟后的信号做与运算，得到一个合适的死区。死区时间大小由R8，R8，C10，C11共同决定。如图参数，为1.6uS左右。在实际设计安装的时候，C10或C11应使用68pF的瓷片电容与5-45pF的可调电容并联，以方便调整两组驱动波形的死区对称性。
下图清晰地展示了死区的效果。
![12.jpg]()
关于图腾输出，从死区时间发生器输出的电平信号，仅有微弱的驱动能力，我们必须将其输出功率放大到一定程度才能有效地推动后续的GDT（门极驱动变压器）部分，Q1-Q8构成了双极性射极跟随器，俗称图腾柱，将较高的输入阻抗变换为极低的输出阻抗，适合驱动功率负载。R10.R11为上拉电阻，增强CD4001输出的“1”电平的强度。有人会问设计两级图腾是否多余，我开始也这么认为，试验时单用一级TIP41，TIP42为图腾输出，测试后发现高电平平顶斜降带载后比较严重，分析为此型号晶体管的hFE过低引起，增加前级8050/8550推动后，平顶斜降消失。
GDT门极驱动电路：
![13.jpg]()
上图为MOSFET的门极驱动电路，采用GDT驱动的好处就是即便驱动级出问题，也不可能出现共态导通激励电平。
留适当的死区时间，这个电路死区大到1.6uS。而且MOSFET开关迅速，没有IGBT的拖尾，很难炸管。而且MOS的米勒效应小很多。
电路处于ZVS状态，管子2KW下工作基本不发热，热击穿不复存在。
从PLL板图腾柱输出的两路倒相驱动信号，从GDT板的J1，J4接口输入，经过C1-C4隔直后送入脉冲隔离变压器T1-T4。R5，R6的存在，降低了隔直电容与变压器初级的振荡Q值，起到减少过冲和振铃的作用。从脉冲变压器输出的±15V的浮地脉冲，通过R1-R4限流缓冲（延长对Cgs的充电时间，减缓开通斜率）后，齐纳二极管ZD1-ZD8对脉冲进行双向钳位，最后经由J2，J3，J5，J6端子输出到四个MOS管的GS极。这里因为关断期间为-15V电压，即便有少量的电平抖动也不会使MOS管异常开通，造成共态导通。注意，J2，J3用以驱动一个对角的MOS管，J5，J6用于驱动另一个对角的mos管。
为了有效利用之前PLL板图腾输出的功率以及减小驱动板高度，这里采用4只脉冲变压器分别对4支管子进行驱动。脉冲变压器T1-T4均采用EE19磁芯，不开气隙，初级次级均用0.33mm漆包线绕制30T，为提高绕组间耐压起见，并未采用双线并绕。而是先绕初级，用耐高温胶带3层绝缘后再绕次级，采用密绕方式，注意图中+，-号表示的同名端。C1-C4均采用CBB无极性电容。其余按电路参数。
电源部分：
![14.jpg]()
上图为母线电源部分，市电电压经过自耦调压器后从J2输入，经过B1全波整流后送入C1-C4进行滤波。为了在MOS桥开关期间，保持母线电压恒定（恒压源），故没有加入滤波电感。C1，C2为ＭＫＰ电容，主要作用为全桥钳位过程期间的逆向突波吸收。整流滤波后的脉动直流从J1输出。
而对于电容，正好相反，其间的电流永远超前于电压变化。如果将电容与电感构成串联或并联谐振，一个超前，一个滞后，谐振时正好抵消掉。因此电容在这里也叫功率补偿电容。这时从激励源来看，相当于向一个纯阻性负载供电，电流波形与电压波形完全重合，输出最大的有功功率。这就是为什么要采取串（并）补偿电容构成谐振的主要原因。
2.2第二个问题，LC谐振有串联谐振和并联谐振，该采用什么结构呢。
说得直白一点，并联谐振回路，谐振电压等于激励源电压，而槽路（TANK）中的电流等于激励电流的Q倍。串联谐振回路的槽路电流等于激励源电流，而L,C两端的电压等于激励源电压的Q倍，各有千秋。
从电路结构来看：
对于恒压源激励（半桥，全桥），应该采用串联谐振回路，因为供电电压恒定，电流越大，输出功率也就越大，对于串联谐振电路，在谐振点时整个回路阻抗最小，谐振电流也达到最大值，输出最大功率。串联谐振时，空载的回路Q值最高，L,C两端电压较高，槽路电流白白浪费在回路电阻上，发热巨大。
对于恒流源激励（如单管电路），应采用并联谐振，自由谐振时LC端电压很高，因此能获得很大功率。并联谐振有个很重要的优点，就是空载时回路电流最小，发热功率也很小。值得一提的是，从实验效果来看，同样的谐振电容和加热线圈，同样的驱动功率，并联谐振适合加热体积较大的工件，串联谐振适合加热体积小的工件。
三． 制作过程
明白了以上原理后，可以着手打造我们的感应加热设备了。我们制作的这个设备主要由调压整流电源、锁相环、死区时间发生器、GDT电路、MOS桥、阻抗变换变压器、LC槽路以及散热系统几大部分组成，见下图。
我们再来对构成系统的原理图进行一些分析，如下：
槽路部分：
从上图可以看出，C1、C2、C3、L1以及T1的次级（左侧）共同构成了一个串联谐振回路，因为变压器次级存在漏感，回路的走线也存在分布电感，所以实际谐振频率要比单纯用C1-C3容量与L1电感量计算的谐振频率略低。图中L1实际上为1uH，我将漏感分布电感等加在里面所以为1.3uH，如图参数谐振频率为56.5KHz。
从逆变桥输出的高频方波激励信号从J2-1输入，通过隔直电容C4及单刀双掷开关S1后进入T1的初级，然后流经1:100电流互感器后从J2-2回流进逆变桥。在这里，C4单纯作为隔直电容，不参与谐振，因此应选择容量足够大的无感无极性电容，这里选用CDE无感吸收电容1.7uF 400V五只并联以降低发热。
S1的作用为阻抗变换比切换，当开关打到上面触点时，变压器的匝比为35:0.75，折合阻抗变比为2178:1；当开关打到下面触点时，变压器匝比为24:0.75，折合阻抗变比为1024:1。为何要设置这个阻抗变比切换，主要基于以下原因。（1）铁磁性工件的尺寸决定了整个串联谐振回路的等效电阻，尺寸越大，等效电阻越大。（2）回路空载和带载时等效电阻差别巨大，如果空载时变比过低，将造成逆变桥瞬间烧毁。
T2是T1初级工作电流的取样互感器，因为匝比为1:100，且负载电阻为100Ω，所以当电阻上电压为1V时对应T1初级电流为1A。该互感器应有足够小的漏感且易于制作，宜采用铁氧体磁罐制作，如无磁罐也可用磁环代替。在调试电路时，可通过示波器检测J3两端电压的波形形状和幅度而了解电路的工作状态，频率，电流等参数，亦可作为过流保护的取样点。
J1端子输出谐振电容两端的电压信号，当电路谐振时，电容电压与T1次级电压存在90°相位差，将这个信号送入后续的PLL锁相环，就可以自动调节时激励频率始终等于谐振频率。且相位恒定。（后文详述）
L1，T1线圈均采用紫铜管制作，数据见上图，工作中，线圈发热严重，必须加入水冷措施以保证长时间安全工作。为保证良好的传输特性以及防止磁饱和，T1采用两个EE85磁芯叠合使用，在绕制线圈时需先用木板做一个比磁芯舌截面稍微大点的模子，在上面绕制好后脱模。如下图：
PLL锁相环部分：
上图为PLL部分，是整个电路的核心。关于CD4046芯片的结构及工作原理等，我不在这里详述，请自行查阅书籍或网络。
以U1五端单片开关电源芯片LM2576-adj为核心的斩波稳压开关电路为整个PLL板提供稳定的，功率强劲的电源。图中参数可以提供15V2A的稳定电压。因为采用15V的VDD电源，芯片只能采用CD40xx系列的CMOS器件，74系列的不能在此电压下工作。
CD4046锁相环芯片的内部VCO振荡信号从4脚输出，一方面送到U2为核心的死区时间发生器，用以驱动后级电路。另一方面回馈到CD4046的鉴相器输入B端口3脚。片内VCO的频率范围由R16、R16、W1、C13的值共同决定，如图参数时，随着VCO控制电压0-15V变化，振荡频率在20KHz-80KHz之间变化。
从谐振槽路Vcap接口J1送进来的电压信号从J4接口输入PLL板，经过R14，D2，D3构成的钳位电路后，送入CD4046的鉴相器输入A端口14脚。这里要注意的是，Vcap电压的相位要倒相输入，才能形成负反馈。D2，D3宜采用低结电容的检波管或开关管如1N4148、1N60之类。
C7、C12为CD4046的电源退耦，旁路掉电源中的高频分量，使其稳定工作。
现在说说工作流程，我们选用的是CD4046内的鉴相器1（XOR异或门）。对于鉴相器1,当两个输人端信号Ui、Uo的电平状态相异时（即一个高电平，一个为低电平），输出端信号UΨ为高电平；反之，Ui、Uo电平状态相同时（即两个均为高，或均为低电平），UΨ输出为低电平。当Ui、Uo的相位差Δφ在0°-180°范围内变化时，UΨ的脉冲宽度m亦随之改变，即占空比亦在改变。从比较器Ⅰ的输入和输出信号的波形（如图4所示）可知，其输出信号的频率等于输入信号频率的两倍，并且与两个输入信号之间的中心频率保持90°相移。从图中还可知，fout不一定是对称波形。对相位比较器Ⅰ，它要求Ui、Uo的占空比均为50％（即方波），这样才能使锁定范围为最大。如下图。
由上图可看出，当14脚与3脚之间的相位差发生变化时，2脚输出的脉宽也跟着变化，2脚的PWM信号经过U4为核心的有源低通滤波器后得到一个较为平滑的直流电平，将这个直流电平做为VCO的控制电压，就能形成负反馈，将VCO的输出信号与14脚的输入信号锁定为相同频率，固定相位差。
关于死区发生器，本电路中，以U2 CD4001四2输入端与非门和外围R8，R8，C10，C11共同组成，利用了RC充放电的延迟时间，将实时信号与延迟后的信号做与运算，得到一个合适的死区。死区时间大小由R8，R8，C10，C11共同决定。如图参数，为1.6uS左右。在实际设计安装的时候，C10或C11应使用68pF的瓷片电容与5-45pF的可调电容并联，以方便调整两组驱动波形的死区对称性。
下图清晰地展示了死区的效果。
关于图腾输出，从死区时间发生器输出的电平信号，仅有微弱的驱动能力，我们必须将其输出功率放大到一定程度才能有效地推动后续的GDT（门极驱动变压器）部分，Q1-Q8构成了双极性射极跟随器，俗称图腾柱，将较高的输入阻抗变换为极低的输出阻抗，适合驱动功率负载。R10.R11为上拉电阻，增强CD4001输出的“1”电平的强度。有人会问设计两级图腾是否多余，我开始也这么认为，试验时单用一级TIP41，TIP42为图腾输出，测试后发现高电平平顶斜降带载后比较严重，分析为此型号晶体管的hFE过低引起，增加前级8050/8550推动后，平顶斜降消失。
GDT门极驱动电路：
上图为MOSFET的门极驱动电路，采用GDT驱动的好处就是即便驱动级出问题，也不可能出现共态导通激励电平。
留适当的死区时间，这个电路死区大到1.6uS。而且MOSFET开关迅速，没有IGBT的拖尾，很难炸管。而且MOS的米勒效应小很多。
电路处于ZVS状态，管子2KW下工作基本不发热，热击穿不复存在。
从PLL板图腾柱输出的两路倒相驱动信号，从GDT板的J1，J4接口输入，经过C1-C4隔直后送入脉冲隔离变压器T1-T4。R5，R6的存在，降低了隔直电容与变压器初级的振荡Q值，起到减少过冲和振铃的作用。从脉冲变压器输出的±15V的浮地脉冲，通过R1-R4限流缓冲（延长对Cgs的充电时间，减缓开通斜率）后，齐纳二极管ZD1-ZD8对脉冲进行双向钳位，最后经由J2，J3，J5，J6端子输出到四个MOS管的GS极。这里因为关断期间为-15V电压，即便有少量的电平抖动也不会使MOS管异常开通，造成共态导通。注意，J2，J3用以驱动一个对角的MOS管，J5，J6用于驱动另一个对角的mos管。
为了有效利用之前PLL板图腾输出的功率以及减小驱动板高度，这里采用4只脉冲变压器分别对4支管子进行驱动。脉冲变压器T1-T4均采用EE19磁芯，不开气隙，初级次级均用0.33mm漆包线绕制30T，为提高绕组间耐压起见，并未采用双线并绕。而是先绕初级，用耐高温胶带3层绝缘后再绕次级，采用密绕方式，注意图中+，-号表示的同名端。C1-C4均采用CBB无极性电容。其余按电路参数。
电源部分：
上图为母线电源部分，市电电压经过自耦调压器后从J2输入，经过B1全波整流后送入C1-C4进行滤波。为了在MOS桥开关期间，保持母线电压恒定（恒压源），故没有加入滤波电感。C1，C2为ＭＫＰ电容，主要作用为全桥钳位过程期间的逆向突波吸收。整流滤波后的脉动直流从J1输出。
200字以内，仅用于支线交流，主线讨论请采用回复功能。